H.264视频解码器中帧内预测模块的硬件设计AET-电子技术应用-最丰富的电子设计资源平台

H.264视频解码器中帧内预测模块的硬件设计
所属分类：参考设计
上传者：aet
文档大小：496 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：提出一种能实时处理的H.264/AVC帧内预测硬件结构。通过对H.264/AVC各个预测模式的分析，设计了一个通用运算单元，提高了硬件资源的可重用性。采用4个并行运算单元计算预测值，对运算比较复杂的plane模式预处理，并设计模式预测器，加快了系统处理速度。硬件电路结构已通过RTL级仿真及综合，并在Altera公司的Cyclone II FPGA平台上进行了验证和测试。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动