基于数字锁相环的晶振频率同步模块设计AET-电子技术应用-最丰富的电子设计资源平台

基于数字锁相环的晶振频率同步模块设计
所属分类：技术论文
上传者：aet
文档大小：464 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：为满足现代通信技术、雷达技术、电子测量以及光电应用领域对高稳定度高准确度时钟的要求，设计了一种基于数字锁相环的晶振同步系统。系统以基于FPGA数字延迟线的高分辨率鉴频鉴相器以及在MicroBlaze核中实现的卡尔曼数字环路滤波器为核心，通过16 bit DAC微调本地晶振振荡频率，使其同步于GPS秒脉冲，从而获得了高准确度高、稳定度的本地时钟。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动