CDCE906倍频性能分析AET-电子技术应用-最丰富的电子设计资源平台

CDCE906倍频性能分析
所属分类：参考设计
上传者：aet
文档大小：1741 K

所需积分：0分积分不够怎么办？
文档介绍：倍频后的时钟作为采样时钟提供给模数转换器(ADC)，倍频带来的时钟抖动会限制输出信噪比的提高。为了尽可能降低时钟抖动，可以采用专用时钟合成器实现倍频。CDCE906是一款高稳定性的时钟合成芯片，时钟抖动较低。本文提出了CDCE906倍频在某雷达信号处理机中的软硬件实现，并对倍频后时钟进行分析，实验结果证明其性能优于普通FPGA。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。