中文引用格式： 燕翔，秦克凡，杨尚争，等. 一种用于时间交织ADC的低时间失配采样方法[J]. 电子技术应用，2025，51(2)：36-40.
英文引用格式： Yan Xiang，Qin Kefan，Yang Shangzheng，et al. A low time mismatch sampling method for time-interleaved ADC[J]. Application of Electronic Technique，2025，51(2)：36-40.
引言
模数转换器（ADC）作为模拟世界与数字世界之间纽带，是现代电子系统中必不可少的关键模块。特别是在5G通信和消费类便携式设备领域，高性能ADC在信号链中起着至关重要的作用。随着数据吞吐量越来越大，需要处理的信号频率越来越高，高速低功耗ADC的需求量日益增加[1-2]。
在传统的ADC架构中，流水线架构[3-4]以其多级同时工作的特点被认为是实现高速采样率的架构。同时流水线架构中的多级放大功能使其对噪声的容忍度较高，较适合用于高精度的场景。然而随着工艺演进，晶体管的本征增益下降以及电源电压逐渐降低，高增益的放大器设计成为一种挑战[5-7]。另外随着采样频率的增加，高带宽放大器对功耗的需求也是巨大的。
时间交织（Time-Interleave, TI）架构[8]是实现高采样率的另一种方法。通过在时间维度上将多个子通道交织起来并行工作，在采样率倍增的同时，保持功耗近似线性增加。尤其是针对上吉赫兹采样率的大带宽应用场景，时间交织架构几乎是唯一的选择。然而，时间交织结构存在子通道之间不匹配的问题[9-10]，如失调、增益和时间失配（Timing-Skew）。由于失调和增益失配与输入信号的频率和采样频率无关，因此该误差可以较为直接地检测，而时间失配则与输入信号的频率相关，且误差随输入信号频率增加而变大，严重恶化ADC的动态性能[11-12]。
针对时间失配问题，本文提出了一种非校准的低功耗低时间失配采样方法，并设计了一款高速采样开关和配套的时序控制产生电路。本设计基于22 nm CMOS工艺对该采样方法进行验证，仿真结果表明，提出的高速采样开关在跟踪速度和线性度方面性能优异，配合提出的低时间失配采样方法可以在不校准的情况下避免时间失配引入的误差，非常适用于低功耗的高速时间交织型ADC。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000006322
作者信息：
燕翔，秦克凡，杨尚争，胡伟波
（南开大学 电子信息与光学工程学院，天津 300350）
