多级可配置CIC滤波器设计
电子技术应用
李升梅1，赵海2，倪屹1
1.江南大学 物联网工程学院；2.江苏集萃智能集成电路设计技术研究所有限公司
摘要： 针对超大规模集成电路的发展以及Sigma Delta模数转换器的广泛应用，提出一种面向24位Sigma Delta模数转换器的多级可配置级联积分梳状（Cascade Integral Comb，CIC）滤波器结构。滤波器结构借助级数调节和分时复用技术减少运算逻辑和存储逻辑单元，从而实现降低面积的目的。通过MATLAB Simulink搭建CIC滤波器模型进行仿真，并实现电路设计，仿真结果表明该滤波器可实现64~8 192倍8种降采样可调和2级或3级级联可调。基于180nm COMS标准单元工艺库进行ASIC版图设计，与传统CIC滤波器比较，数字电路在面积上具有显著优势。
中图分类号：TN911 文献标志码：A DOI: 10.16157/j.issn.0258-7998.245640
中文引用格式： 李升梅，赵海，倪屹. 多级可配置CIC滤波器设计[J]. 电子技术应用，2025，51(2)：46-51.
英文引用格式： Li Shengmei，Zhao Hai，Ni Yi. Design of multistage configurable CIC filter[J]. Application of Electronic Technique，2025，51(2)：46-51.
中文引用格式： 李升梅，赵海，倪屹. 多级可配置CIC滤波器设计[J]. 电子技术应用，2025，51(2)：46-51.
英文引用格式： Li Shengmei，Zhao Hai，Ni Yi. Design of multistage configurable CIC filter[J]. Application of Electronic Technique，2025，51(2)：46-51.
Design of multistage configurable CIC filter
Li Shengmei1，Zhao Hai2，Ni Yi1
1.College of IoT Engineering， Jiangnan University； 2.Jiangsu Jitri Intelligent Integrated Circuit Design Technology Research Institute Co.， Ltd.
Abstract： In view of the development of Very-Large-Scale Integration circuits and the wide application of Sigma Delta analogue-to-digital converters, this paper proposes a multi-stage configurable cascade integrated comb filter structure for 24-bit Sigma Delta analogue-to-digital converters.The structure reduces the number of operation logic and storage logic units with the help of adjusting the number of cascades and time division multiplexing techniques for reusing a circuit, thus achieving a reduction in area.The CIC filter model is constructed by MATLAB Simulink for simulation, and the code design is completel. The simulation results show that the filter can realise 64~8 192 times of 8 kinds of downsampling adjustable and 2-stage or 3-stage cascade adjustable. ASIC layout is designed based on 180 nm COMS standard cell process libraries, and digital circuits offer significant area advantages over traditional CIC filters.
Key words : CIC filter；downsampling factor adjustable；stages adjustable；time division multiplexing circuit
引言
随着集成电路技术和工业生产自动化技术的快速发展，作为模拟与数字信号桥梁的的模数转换器（Analog Digital Converter, ADC）也成为研究的重点，其向着高精度、低功耗和减少面积的方向发展[1]。由于结构简单和分辨率高，Sigma Delta转换技术是测量技术应用中的首选。一般地，Sigma Delta ADC由模拟调制器电路与数字降采样滤波电路两部分组成。由于数字滤波器包含较多计算单元和存储单元，Sigma Delta ADC的功耗和面积大小主要由数字滤波器决定[2]。级联积分梳状（Cascade Integrator Comb，CIC）滤波器仅由加法器和延迟器组成而不需要乘法器，因其结构简单规整、占用硬件资源少且性能好，被广泛应用于Sigma Delta ADC的多速率系统[3]。但是，单级CIC滤波器具有阻带衰减差，主瓣衰减不明显等缺点[4]。所以为实现去除24位Sigma Delta ADC模拟调制器输出疏密波中的高频噪音，本文设计递归结构级联CIC滤波器，并且可以根据不同的降采样因子选择2级或3级积分差分级联，减少硬件资源。采用加法器分时复用技术减少硬件资源。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000006324
作者信息：
李升梅1，赵海2，倪屹1
（1.江南大学 物联网工程学院，江苏 无锡 214122；2.江苏集萃智能集成电路设计技术研究所有限公司，江苏 无锡 214122）
此内容为AET网站原创，未经授权禁止转载。