基于FPGA的多路SGMII接口以太网设计与测试
电子技术应用
付强，乔辉，杨飞虎，曹拴住，张竞飞
中国电子科技集团公司第58研究所
摘要： 嵌入式处理器受功耗、尺寸、成本限制，一般集成1个或2个以太网控制器，不能满足某些特定现场对多路以太网数据同时传输的需求。提出一种基于现场可编程门阵列（FPGA）的以太网设计，利用FPGA高速、并行处理优势，集成的串行/解串器（SerDes）资源情况，扩展出多路以太网接口进行数据同时收发。与外部物理层（PHY）芯片通信采用串行以太网（SGMII）接口，可以有效减少印制线路板（PCB）尺寸和布线数量。提出一种针对底层链路传输可靠性的多级测试方法，最终通过上板调试验证，12路以太网接口在1 000 Mb/s速率下传输稳定、数据无误码。
中图分类号：TN919.8 文献标志码：A DOI: 10.16157/j.issn.0258-7998.245853
中文引用格式： 付强，乔辉，杨飞虎，等. 基于FPGA的多路SGMII接口以太网设计与测试[J]. 电子技术应用，2025，51(2)：75-80.
英文引用格式： Fu Qiang，Qiao Hui，Yang Feihu，et al. The design and test of Ethernet with multiple SGMII based on FPGA[J]. Application of Electronic Technique，2025，51(2)：75-80.
中文引用格式： 付强，乔辉，杨飞虎，等. 基于FPGA的多路SGMII接口以太网设计与测试[J]. 电子技术应用，2025，51(2)：75-80.
英文引用格式： Fu Qiang，Qiao Hui，Yang Feihu，et al. The design and test of Ethernet with multiple SGMII based on FPGA[J]. Application of Electronic Technique，2025，51(2)：75-80.
The design and test of Ethernet with multiple SGMII based on FPGA
Fu Qiang，Qiao Hui，Yang Feihu，Cao Shuanzhu，Zhang Jingfei
China Electronics Technology Group Corporation No.58 Research Institute
Abstract： Due to power consumption, size, and cost constraints, embedded processors typically integrate one or two Ethernet controllers, which cannot meet the demand for simultaneous transmission of multiple Ethernet data streams in certain specific field applications. This paper proposes an Ethernet design based on Field-Programmable Gate Array(FPGA), leveraging the high-speed and parallel processing advantages of FPGA, and the integrated Serializer/Deserializer(SerDes) resources to extend multiple Ethernet interfaces for simultaneous data transmission and reception. Communication with external PHY chips uses the Serial Gigabit Media Independent interface(SGMII), which can effectively reduce PCB size and wiring complexity. A multi-level testing method for the reliability of the underlying link transmission is proposed. Finally, through on-board debugging and verification, the 12 Ethernet interfaces achieve stable transmission at 1 000 Mb/s with no data errors.
Key words : FPGA；SGMII；Ethernet；PHY
引言
在某些大型系统中，主系统或主设备通常与多个子系统或子设备间组成网络进行互联通信。以太网作为目前使用最广泛的网络之一，具有接口简单、通信速度高、传输距离远、支持多种网络拓扑结构和性能稳定等优点，能够实现多节点间的高速通信。
通用嵌入式处理器受功耗、成本等因素制约，通常集成不超过2个以太网控制器，最多实现2路网络收发通信，无法满足大型系统的网络通信需求[1]。
FPGA作为一种可编程逻辑器件，具有良好的可扩展性和并行处理能力，内部集成多个高速收发器（SerDes），与外部物理层（PHY）芯片88E1512之间通过SGMII接口通信[2]。本文根据需要和FPGA芯片资源情况扩展多个以太网接口，借助FPGA自带的调试测试软件和方法，实现一种低成本、易扩展、高可靠性的多路SGMII接口以太网系统。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000006329
作者信息：
付强，乔辉，杨飞虎，曹拴住，张竞飞
（中国电子科技集团公司第58研究所，江苏 无锡 214035）
此内容为AET网站原创，未经授权禁止转载。