设计应用 基于DSP和FPGA的全景图像处理系统设计与实现[嵌入式技术][工业自动化] 设计了基于DSP和FPGA的全景图像处理方案，FPGA完成图像采集，DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器；采用EDMA方式，完成了DSP与FPGA的数据交换。测试结果表明，DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算，并以1 024×768的分辨率进行实时显示。 发表于：2012/8/13 下午4:59:00 一种480 MHz无线数传模块的设计[嵌入式技术][智能电网] 针对中国智能电网开放的免费无线计量频段，设计了一种可工作在470 MHz～510 MHz、中心频率为480 MHz、输出功率可调的无线数传模块。模块采用MSP430F2274单片机和射频芯片CC1100E设计，利用 EDA软件ADS2008仿真优化了射频电路的输出匹配网络。最后对无线模块输出功率、通信距离等参数进行了测试和验证。 发表于：2012/8/13 下午4:56:00 基于FPGA的宽带多普勒测速声纳数字系统的设计与实现[可编程逻辑][工业自动化] 针对多普勒测速声纳的高精度要求，采用宽带发射信号和相控阵波束形成技术，并利用FPGA在数据处理方面高速、并行、实时的特点，在以Altera StratixII EP2S60F484I4 FPGA为核心的系统上设计了宽带多普勒测速声纳数字系统，实现了采样控制及带通滤波、波束形成、相关运算等信号处理算法。测试结果显示，宽带信号能够更好地满足声纳系统高精度要求。 发表于：2012/8/13 下午4:50:00 RF905无线通信IP软核的优化设计[可编程逻辑][工业自动化] 利用DMA数据传输方式的特点，设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线，其控制和运算逻辑由一片FPGA芯片完成，适合应用于NIOSII嵌入式系统。测试与验证表明，该IP软核在传输数据时大大降低了CPU的占用时间，提高了嵌入式系统的性能并且占用较少资源，与一般的IP硬核相比，速度快，成本低，灵活性好，可移植性强，从而更能满足短距离无线通信的要求。该IP软核已应用于某无线电力参数监测系统中。 发表于：2012/8/13 下午4:45:00 一种基于扩频的短距无线数传模块的设计[通信与网络][通信网络] 在对2.4 GHz技术研究的基础上，针对无线传感器网络应用设计了一种半双工无线数传模块。该模块应用Cypress Wireless USB硬件平台，以通用MCU为处理器，结构简单。软件设计在充分应用射频芯片既有功能的基础上，增加纠错编译码、频率捷变等功能，提高了系统可靠性。对该模块完成了工程实现，实验证明该模块达到预期指标。 发表于：2012/8/13 下午2:46:00 用于多电平逆变器的多载波PWM技术的研究[电源技术][智能电网] 介绍了2H桥级联电路结构，研究和分析了用于多电平逆变器的三种不同的多载波PWM调制策略，并分析了逆变器侧输出电压频谱。在上述调制策略基础上结合多参考波调制方法，采用新型的多参考波和多载波的PWM技术，在Matlab/Simulink环境下构建了PWM调制模型。仿真结果与典型的多载波PWM策略结果的比较显示，新型的多载波控制方法能够小幅减小总谐波的失真率（THD），改善了输出电压频谱。 发表于：2012/8/13 下午2:35:00 基于PLC在氢氧机控制系统的设计[其他][工业自动化] 在控制方面，该氢氧机内部采用PLC控制技术，通过PLC硬件组态和程序设计，开发了完整的控制程序，实现设备装置的启停、控制、运行状态参数设定和显示、并具有报警故障查询等功能。外部结合工业触摸屏进行人机界面（HMI）控制，在人机对话上充分考虑了人机界面控制的及时性、完整性和互动性。界面非常友好，使用操作方便醒目直观。 发表于：2012/8/10 下午4:07:40 使用LabVIEW实现KTX高速列车的噪声源的可视化[其他][工业自动化] 由Korail运营的高速列车KTX-Sancheon于2010年开始投入使用，它是完全由韩国自身的技术完成建设的。由于列车最高运行时速高达300km/h（186mph），对环境噪声的影响相当显著， 发表于：2012/8/10 下午4:07:00 工业以太网网络传输应用于智能电网建设[其他][工业自动化] 最近十年，科技的发展一日千里，智能的网络系统、智能的交通系统、智能的家居系统；电网的发展也不例外“电网2.0”—智能电网，已是未来电网建设的方向。电力系统的在线监测是未来智能电网中不可缺少的一个重要部分。智能电网不仅仅意味智能化控制，也包括对电网运行信息智能化处理和管理。只有真正做到了信息智能管理， 发表于：2012/8/10 下午2:00:00 BCH编译码器的FPGA设计及SoPC验证[可编程逻辑][数据中心] 针对NAND Flash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言，利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台，在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。 发表于：2012/8/9 下午5:00:00 <…694695696697698699700701702703…>
