在新设计及开发项目的开始，正确选择有源与无源器件及完善的电路设计技术，将有利于以最低的成本获得EMC认证，减少产品因屏蔽和滤波所带来的额外的成本、体积和重量。 这些技术也可以提高数字信号的完整性及模拟信号信噪比，可以减少重复使用硬件及软件至少一次，这也将有助于新产品达到其功能技术要求，尽早投入市场。这些EMC技术应视为公司竟争优势的一部分，有助于使企业获得最大的商业利益。
1.1数字器件与EMC电路设计
1.1.1器件的选择
大部分数字IC生产商都至少能生产某一系列辐射较低的器件，同时也能生产几种抗ESD的I/O芯片，有些厂商供应EMC性能良好的VLSI(有些EMC微处理器比普通产品的辐射低40dB);大多数数字电路采用方波信号同步，这将产生高次谐波分量，如图1示。时钟速率越高，边沿越陡，频率和谐波的发射能力也越高。 因此，在满足产品技术指标的前提下，尽量选择低速时钟。在HC能用时绝不要使用AC，CMOS4000能行就不要用HC。要选择集成度高并有EMC特性的集成电路，比如：
* 电源及地的引脚较近
* 多个电源及地线引脚
* 输出电压波动性小
* 可控开关速率
* 与传输线匹配的I/O电路
* 差动信号传输
* 地线反射较低
* 对ESD及其他干扰现象的抗扰性
* 输入电容小
* 输出级驱动能力不超过实际应用的要求
* 电源瞬态电流低(有时也称穿透电流)
这些参数的最大、最小值应由其生产商一一指明。由不同厂家生产的具有相同型号及指标的器件可能有显著不同的EMC特性，这一点对于确保陆续生产的产品具有稳定的电磁兼容符合性是很重要的。
高技术集成电路的生产商可以提供详尽的EMC设计说明，比如Intel的奔腾MMX芯片就是这样。设计人员要了解这些并严格按要求去做。详尽的EMC设计建议表明：生产商关心的是用户的真正需求，这在选择器件时是必须考虑的因素。在早期设计阶段，如果IC的EMC特性不清楚，可以通过一简单功能电路(至少时钟电路要工作)进行各种EMC测试，同时要尽量在高速数据传输状态完成操作。发射测试可方便地在一标准测试台上进行，将近场磁场探头连接到频谱分析仪(或宽带示波器)上，有些器件明显地比其他一些器件噪声小得多，测试抗扰度时可采用同样的探头，并连到信号发生器的输出端(连续射频或瞬态)。但如果探头是仪器专配的(不只是简单的短路环或导线)，首先要检查其功率承受能力是否满足要求。测试时近场探头需贴近器件或PCB板，为了定位“关键探测点”和最大化探头方向 ， 应首先在整个区域进行水平及垂直扫描(使探头在各个方向相互垂直)，然后在信号最强的区域集中进行扫描。
1.1.2 不宜采用IC 座
IC座对EMC 很不利，建议直接在PCB上焊接表贴芯片，具有较短引线和体积较小的IC芯片则更好， BGA及类似芯片封装的IC在目前是最好的选择。安装在座(更糟的是，插座本身有电池)上的可编程只读存储器(PROM)的发射及敏感特性经常会使一个本来良好的设计变坏。因此，应该采用直接焊接到电路板上的表贴可编程储存器
带有ZIF座和在处理器(能方便升级)上用弹簧安装散热片的母板，需要额外的滤波和屏蔽，即使如此，选择内部引线最短的表贴ZIF 座也是有好处的。
1.1.3电路技术
* 对输入和按键采用电平检测(而非边沿检测)
* 使用前沿速率尽可能慢且平滑的数字信号(不超过失真极限)
* 在PCB样板上，允许对信号边沿速度或带宽进行控制(例如，在驱动端使用软铁氧体磁珠或串联电阻)
* 降低负载电容，以使靠近输出端的集电极开路驱动器便于上拉，电阻值尽量大 * 处理器散热片与芯片之间通过导热材料隔离，并在处理器周围多点射频接地。
* 电源的高质量射频旁路(解耦)在每个电源管脚都是重要的。
* 高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力
* 需要一只高质量的看门狗
* 决不能在看门狗或电源监视电路上使用可编程器件
* 电源监视电路及看门狗也需适当的电路和软件技术，以使它们可以适应大多数的不测情况，这取决于产品的临界状态
* 当逻辑信号沿的上升/下降时间比信号在PCB走线中传输一个来回的时间短时，应采用传输线技术：
a 、经验：信号在每毫米轨线长度中传输一个来回的时间等于36皮秒
b 、为了获得最佳EMC特性，对于比a中经验提示短得多的轨线，使用传输线技术
有些数字IC产生高电平辐射，常将其配套的小金属盒焊接到PCB地线而取得屏蔽效果 。PCB上的屏蔽成本低，但在需散热和通风良好的器件上并不适用。
时钟电路通常是最主要的发射源，其PCB轨线是最关键的一点，要作好元件的布局，从而使时钟走线最短，同时保证时钟线在PCB的一面但不通过过孔。当一个时钟必须经过一段长长的路径到达许多负载时，可在负载旁边安装一时钟缓冲器，这样，长轨线(导线)中的电流就小很多了。这里，相对的失真并非重要。长轨线中的时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁的时钟缓冲器加以整形。
1.1.4扩展频谱时钟
所谓的“扩展频谱时钟”是一项能够减小辐射测量值的新技术，但这并非真正减小了瞬时发射功率，因此，对一些快速反应设备仍可能产生同样的干扰。这种技术对时钟频率进行1% ~ 2% 的调制，从而扩散谐波分量，这样在CISPR16或FCC发射测试中的峰值较低。所测的发射减小量取决于带宽和测试接收机的积分时间常数，因此这有一点投机之嫌，但该项技术已被FCC所接受，并在美国和欧洲广泛应用。调制度要控制在音频范围内，这样才不会使时钟信号失真，图2是一时钟谐波发射改善的例子。扩展频谱时钟不能应用于要求严格的时间通信网络中，比如以太网、光纤、FDD、ATM、SONET和ADSL。
绝大多数来自数字电路发射的问题是由于同步时钟信号。非同步逻辑(比如AMULET微处理器，正由steve Furbe教授领导的课题组在UMIST研制)将大大地降低发射量，同时也可获得真正的扩频效果，而不只是集中在时钟谐波上产生发射。
1.2模拟器件和电路设计
1.2.1 选择模拟器件
从EMC的角度选择模拟器件不象选择数字器件那样直接，虽然同样希望发射、转换速率、电压波动、输出驱动能力要尽量小，但对大多数有源模拟器件，抗扰度是一个很重要的因素，所以确定明确的EMC订购特征相当困难。
来自不同厂商的同一型号及指标的运算放大器，可以有明显不同的EMC性能，因此确保后续产品性能参数的一致性是十分重要的。敏感模拟器件的厂商提供EMC或电路设计上的信噪处理技巧或PCB布局，这表明他们关心用户的需求，这有助于用户在购买时权衡利弊。
1.2.2 防止解调问题
大多数模拟设备的抗扰度问题是由射频解调引起的。运放每个管脚都对射频干扰十分敏感，这与所使用的反馈线路无关(见图3)，所有半导体对射频都有解调作用，但在模拟电路上的问题更严重。即使低速运放也能解调移动电话频率及其以上频率的信号，图4表明了实际产品的测试结果。为了防止解调，模拟电路处于干扰环境中时需保持线性和稳定，尤其是反馈回路，更需在宽频带范围内处于线性及稳定状态，这就常常需要对容性负载进行缓冲，同时用一个小串联电阻(约为500)和一个大约5PF的积分反馈电容串联。
进行稳定度及线性测试时，在输入端注入小的但上升沿极陡 (<1ns) 的方波信号(也可以通过电容馈送到输出端和电源端)，方波的基频必须在电路预期的频带内，电路输出应用100MHz(至少)的示波器和探针进行过冲击和振铃检查，对音频或仪表电路也应如此，对更高速模拟电路，要选取频带更宽的示波器，同时注意使用探头的技巧
超过信号高度50%的过冲击表明电路不稳定，对过冲击应予以有效的衰减，信号的任何长久的振铃(超过两个周期)或突发振荡表明其稳定度不好。
以上测试应在输入及输出端均无滤波器的情况下进行，也可以用扫频代替方波，频谱分析仪代替示波器(更易看出共振频率)
1.2.3其它模拟电路技术
获得一稳定且线性的电路后，其所有联线可能还需滤波，同一产品中的数字电路部分总会把噪声感应到内部连线上，外部连线则承受外界的电磁环境的骚扰。滤波器将在后面介绍。
决不要试图采用有源电路来滤波和抑制射频带宽以达到EMC要求，只能使用无源滤波器(最好是RC型)。在运放电路中，只有在其开环增益远大于闭环增益时的频率范围内，积分反馈法才有效，但在更高频率，它不能控制频率响应。
应避免采用输入、输出阻抗高的电路，比较器必须具有迟滞特性(正反馈)，以防止因为噪声和干扰而使输出产生误动作，还可防止靠近切换点处的振荡 。不要使用比实际需要快得多的输出转换比较器，保持dv/dt在较低状态。
对高频模拟信号(例如射频信号)，传输线技术是必需的，取决于其长度和通信的最高频率，甚至对低频信号，如果对内部联接用传输线技术，其抗扰度也将有所改善。有些模拟集成电路内的电路对高场强极为敏感，这时可用小金属壳将其屏蔽起来(如果散热允许)，并将屏蔽盒焊接到PCB地线面上
与数字电路相同，模拟器件也需要为电源提供高质量的射频旁路(去耦)，但同时也需低频电源旁路，因为模拟器件的电源噪声抑制率(PSRR)对1kHz以上频率是很微弱的，对每个运放、比较器或数据转换器的每个模拟电源引脚的RC或LC滤波都是必要的，这些电源滤波器转折频率和过渡带斜率应补偿器件PSRR的转折频率和斜率，以在所关心的频带内获得期望的PSRR
一般的EMC设计指南中都很少涉及射频设计，这是因为射频设计者一般都很熟悉大多数连续的EMC现象，然而需要注意的是，本振和IF频率一般都有较大的泄漏 ，所以需要着重屏蔽和滤波。