在系统可编程(ISP)技术及其器件是90年代迅速发展起来的一种新技术与新器件。它使我们能在产品设计、制造过程中对产品中的器件、电路板乃至整个电子系统的逻辑和功能随时进行组态或重组。采用这种器件开发的数字系统，其升级与改进是极其方便的。由于采用先进的E2CMOS技术，就保证了这种器件具备10000次以上的擦写能力。
　　高密度ISP器件像任何其它器件一样可以在印刷电路板(PCB)上处理，因此编程这种器件不需要专门的编程器和复杂的流程。编程时仅需一根接口电缆，便可将命令和数据下载到ISP器件。采用传统的逻辑设计技术，一旦系统按要求设计完成后，若要升级，进行硬件修改，排除硬件故障，是很困难的和不经济的。然而，采用ISP器件进行设计，在设计、制造完成后，如果需要重新组态、升级，只需采用软盘升级方法，在现场就可重新组态逻辑。在设计、开发过程中，设计的验证是必不可少的，它可以使设计者及时发现问题，并加以修正，确保最终的设计无误。ISP器件在设计完成后可立即编程，进行软件仿真，以利于及早发现设计中的问题。这种软件仿真可以非常方便地检查设计的内部节点，而测试向量和输入激励都可通过软件编程实现。
　　用ISP器件取代传统的标准集成电路、接口电路、专用集成电路已成为数字技术发展的趋势。在构成数字系统时，这种器件具有下述特点：由于一片ISP器件的集成规模可达数千乃至数万个PLD等效门，可以代替数十个至数百个分立器件，因此能够大大缩小硬件系统的体积、减轻重量、降低功耗；还可以提高系统的可靠性，使之易于获得高性能、具有很强的保密性；同时也可降低系统成本。
1 I/O电路组成
1.1 变M/T转速测量法分析
　　由于光电式测速系统具有低惯量、低噪声、高分辨率和高精度的优点，因而常用于高精度交流伺服电机转速的测量。其工作原理是：与交流伺服电机同轴的光电编码器随电机的旋转，产生与转速成正比的两相(A相、B相)相隔π/2电脉冲角度的正交编码脉冲，经过四倍频电路细分后产生四倍频脉冲信号。脉冲计数电路对四倍频脉冲信号进行计数，再由数字信号处理器(DSP)对其采样，并将该采样值与固定频率的高频时钟脉冲的计数值进行比较、计算后便可得到被测交流伺服电机的瞬时转速。在测量转速时所用的变脉冲数/脉冲周期测速法(变M/T速法)是为了解决常用的M/T测速法所存在的检测时间过长、测速误差较大而提出的。变M/T测速法在测速过程中，不仅被测的脉冲信号频率f_m随电机的转速不同而变化，而且检测时间T也是随电机的转速不同而变化，检测时间T将始终等于被测脉冲信号的M_p个脉冲周期之和，如图1所示。

　　由图可见，通过测量时间T和在此时间内计数器对被测脉冲信号的计数值M_p就可以确定电机的转速。检测时间T可由计数器对频率为f_c的时钟脉冲所得的计数值M_c获得，即T＝M_c/f_c。设电机每转发出t个光电编码脉冲，四倍频后每转可得到4t个测速脉冲，则对应的转角为θ＝2πM_p/(4t)。由此可以得到变M/T法的转速测量值计算公式：n＝60θ/(2πT)＝60f_cM_p/(4tM_c) (r/min)。常用的变M/T法的测量电路如图2所示。

　　其测量方法是：由R、C及门电路等分立器件构成的模拟微分式或积分式四倍频电路对光电编码器的A相和B相正交编码脉冲信号进行四倍频细分。由两片通用计数器8253芯片、一片8255芯片、一片8259芯片及数个D触发器构成采样和计数电路，其中一片8253芯片用于计数测速脉冲，另一片用于计数时钟脉冲。采样定时器发出的采样信号，送至D触发器(1#)，使其输出置“1”，当四倍频脉冲的上升沿到达D触发器(2#)时D触发器(2#)置“1”，经R、C单稳电路后，一路送至8259芯片的IR0端，作为中断请求信号；另一路送D触发器(3#)作为1#、2#计数器8253芯片的通道切换信号；第三路使D触发器(1#、2#)清“0”。 1#、2# 8253芯片的A口、B口的门控极GATE分别由D触发器(3#)的Q及端控制。当Q＝1、＝0时，A口进行计数，B口保持前一检测周期的计数值，以供CPU读取。当下一个采样信号到来时将使Q＝0、＝1，则情况正好与前相反，B口计数，A口保持。CPU通过检测8255芯片的PB1口，便可判断应该读A口还是B口。
　　上述分立器件电路存在着很多不足。(1) 常用的模拟微分型或积分型四倍频电路实现起来比较麻烦而且工作稳定性较差。一者，电路中电容的取值既要保证相邻的倍频脉冲不重叠，又要防止由于电容值过大导致后级门电路因输入电流过大而损坏；二者，由于电阻、电容的精度很低，由此构成的四倍频电路的脉冲周期很难保持一致，而变M/T法又要求在同一速度下四倍频后的脉冲周期保持严格一致；再者，由于电阻、电容的值随运行时间、温度的变化会发生变化，同样会对脉冲周期产生影响。(2)由分立器件构成的变M/T法测量电路存在着电路结构复杂的缺点，除电阻、电容外，还需要十几片各种门电路、触发器、外围芯片等。由于器件较多，易受外界噪声的干扰，抗干扰能力较差。(3)上述测量电路在每次中断响应时CPU都要发出六个读信号，首先读电机转向信号及通道切换信号，CPU对读入的通道切换信号进行判断后再读1# 及2# 计数器A口或B口的高8位及低8位计数数据。数据采样频率很低。
1.2 脉冲宽度调制(PWM)电路及位置给定信号计数电路
　　PWM电路包括PWM信号生成器及驱动电路，常采用PWM集成电路或分立器件组成。PWM信号生成的方法较多，组成的电路也各不相同。但基本原理都是通过控制逆变器开关器件的导通关断时间比(即调节脉冲宽度)来控制交流电机定子电流的幅值与频率，从而达到控制交流电机转速的目的。
　　常用的位置伺服控制系统，转速的控制都分立于位置闭环控制。不仅国内，即使国外进口的交流伺服系统，也大多只提供模拟转速指令输入端口。因此，在设计位置控制系统时，即使采用进口的交流伺服系统，也需要设计位置控制板，组成硬件位置闭环控制，以便处理上位工控机发出的位置给定信号(数字量)，即在位置控制板中将位置给定信号与反馈信号比较、控制后通过D/A转换器转换为模拟转速给定量(模拟电压)，输出至交流伺服系统，进行转速控制。也可以组成软件位置闭环控制，即由上位机对位置信号采样后进行计算、控制，并输出数字量的转速给定信号，由位控板中的D/A器件转换为模拟转速给定量(模拟电压)，以控制转速。
　　这些电路同样存在很多不足。一者，整个位置控制系统较庞大，使用的元器件也很多；二者，转速的给定都需经过数字量→模拟量→数字量(在交流电机的数字控制中需要进行这一步转换)的转换，其转换精度难以保证。
2 全数字I/O电路
　　为克服上述电路的不足，我们利用Lattice公司的高密度在系统可编程逻辑器件ispLSI1032－80设计了单片全数字I/O电路。该器件的集成规模为6000PLD等效门，一片高密度在系统可编程逻辑器件完全可以容纳整个全数字I/O电路，而且同一个芯片内的门电路、触发器、三态门等的参数特性完全一致。另外，由于所有电路做在一个片子上，抗干扰性能比分立器件构成的电路也有极大的提高。
　　由ISP器件构成的数字I/O电路包括：变M/T法转速测量电路、速度给定数据存储电路、PWM形成电路三部分。
2.1 变M/T法转速测量电路
　　该电路包括采样信号构成电路、数字四倍频电路、12位测速脉冲计数器A、16位高频时钟脉冲计数器B、数据锁存器(29位)、输出三态门(29位)。其电路结构如图3所示。因为ISP器件的I/O单元作为输出时具有三态缓冲特性，故利用其中的29个I/O单元构成输出三态门，连到DSP的32位数据总线上。该输出三态门的门控信号由门控信号产生电路将DSP的READ信号、IOSTRB信号及片选信号组合而成，该信号接到29个输出三态门的输出使能端上，供DSP读取。中断响应时只需要一次读就可将电机转向信号、四倍频测速脉冲计数值、高频时钟脉冲计数值读入DSP中。数字四倍频电路将光电编码器发出的正交编码脉冲(A相、B相)细分后产生四倍频脉冲供计数、采样使用。同时，正交编码脉冲还将产生电机转动方向信号。采样信号构成电路将DSP发出的速度采样脉冲及数字四倍频电路输出的脉冲综合后，按数据锁存、中断申请、计数器清零的顺序发出脉冲信号，控制采样逻辑的顺序。测速脉冲计数器、高频时钟脉冲计数器是根据电机每转输出的脉冲数及最高转速设计的12位及16位不可逆计数器。