具有低电磁干扰、高吞吐量、低功耗、抗噪声干扰等特性的接口技术，将成为超便携和消费产品市场的重要组成部分。本文将讨论基于下一代I/O技术的一些应用，这种新的I/O技术能把重新设计的风险降至最低，从而加快视频基带设计，并降低电磁干扰(EMI)和总体成本。

　　亚太地区(尤其是中国)的手机和便携设备市场是世界最大的市场。这些市场的竞争焦点不仅在于这类产品的成本和性能，而且在于它们投入市场的时间。在中国，本地手机供应商占了总体市场过半。随着中国手机制造商研发能力快速增长，他们能够迅速在设计中采用无线射频(RF)和基带设计等新技术，工程师和最终用户对于能够缩短设计周期、降低成本和改善系统性能的技术极感兴趣。以下将要讨论基于下一代I/O技术的一些应用。

　　设计挑战

　　1. 高数据吞吐量需要新的信令方案

　　由于高端手机LCD显示器的分辨率超过了SVGA(800×600)，而翻盖式电话中应用处理器和LCD模块之间的RGB数据吞吐量甚至超过750Mbps(XGA模式，60Hz刷新速度)。现有的晶体管-晶体管逻辑(TTL)技术在基带控制器和LCD模块之间的高摆幅(0V至VCC)限制了逻辑转换之间的信号数据吞吐量，特别是低电磁干扰要求对边缘速率提出了限制。对于数据传输速率较高的TTL技术，移动电话的翻盖和机体之间的低带宽柔性电缆也可能会增加误码率，以致需要返修和重新设计基带，从而严重推迟产品上市时间。

　　此外，由于下一代拍照手机具有三百万像素以上的分辨率，RGB数据吞吐量(在快拍时被读回至基带处理器)进一步把现有TTL技术推向极限。在所有这些因素下，业界需要一种新的信令方案来解决这类问题。

　CTL" title="CTL">CTL技术在1Gbps速度下的眼图" src="http://files.chinaaet.com/images/20110527/f2409f9e-d62a-4178-a282-521636e73ce7.jpg" />　
图1：各种接口信号技术的简要比较以及CTL技术在1Gbps速度下的眼图

　　2. 电磁干扰和敏感性

　　低电磁干扰几乎成为所有手机设计人员普遍面对的设计挑战。由于具有较大的振幅，为了快速切换逻辑状态，传统的TTL技术通常具有较高的边缘速率，因而造成反射和电磁干扰问题。降低TTL信号的边缘速率虽然可以减小反射和电磁干扰，但却限制了数据吞吐量。这一问题在使用低带宽柔性电缆发送信号的手机设计中更为明显。为了达到更大的数据吞吐量，TTL逻辑的边沿变化速率必须提高，但这也会造成更高的电流变化速率，并且会在一个较大的频率段上引起更高的电磁干扰辐射。此外，在逻辑电平变换时发生的任何反射不仅会引起更多磁性辐射而且会增加误码率。对于手机设计而言，柔性电缆周围的电磁干扰噪声很大，因此需要更好的共模噪声抑制能力，而这正是低电压差分信令(LVDS)等差分信号技术的特点。

　　I/O解决方案

　　如上所述，低功耗、高吞吐量以及超低电磁干扰信令技术是便携和消费产品应用设计的关键。因此，类似LVDS的差分信令技术在改善数据吞吐能力、抗噪声能力或电磁干扰性能方面成为系统的一个重要设计环节。LVDS的最大优点之一是其在正和负输出端的电流方向相反。如果输出正负端靠得够近，应该能够使电磁辐射相互抵消，这将大幅降低手机的电磁干扰和对手机本身通讯信号的影响。在手机等电池供电应用要求更低功耗的情况下，具有较低VCC工作能力的降低功耗LVDS技术版本(LpLVDS" title="LpLVDS">LpLVDS)是满足便携设计需求的关键。除了LpLVDS，飞兆半导体还开发了下一代I/O技术，即电流传送逻辑(CTL)，以提供更低功耗和更低电磁干扰的优势。

　　图1所示为各种接口信号技术的简要比较以及CTL技术在1Gbps速度下的眼图。与传统LVDS技术相比，CTL技术每个通道的功耗要小30%。同时，CTL I/O的电磁干扰比传统LVDS技术低10dB，比TTL技术低20dB。使用图1中的波形图可以解释原因，对于相同的时间间隔(这意味着相同的吞吐量)，CTL技术可以使用低很多的边沿上升速率轻易地在逻辑“0”和“1”之间进行切换，而CTL的摆幅仅为65mV，较传统LVDS技术的350mV量级相比小得多。较低的di/dt无疑能有效地减小磁性辐射。

　　数据传送解决方案

图2：uSerDes在带有RGB接口的智能电话设计中的应用实例。

 　　LpLVDS和CTL只提供针对LCD、相机成像器以及基带处理器之间接口的I/O解决方案。只有在采用某些并行至串行数据传送方案时，两者才能发挥其强大功能。借着锁相环路(PLL)技术，可以利用PLL输出的倍频频率将多个并行输入转换成串行流，这种电路一般称为串化器。使用同样的方式，当数据抵达显示屏一侧时，串行流经内部第二个PLL解码，并被变换回并行TTL信号以驱动LCD模块(LCM)。解码电路被称作解串器，传统的串化器和解串器的双PLL结构会增加功耗，飞兆半导体公司的单PLL uSerDes可以帮助设计人员借助LpLVDS和CTL I/O进一步节省功率，降低功耗。

　　设计实例

　　图2所示为典型的LCD屏的“写”操作，此处采用基于LpLVDS或CTL I/O技术的uSerDes，从基带处理器向LCD显示器传递RGB数据。这是双处理器的翻盖式智能电话设计中一种典型RGB接口。使用LpLVDS技术或CTL技术，应用处理器上LCD接口输出的16位TTL并行数据总线，被串行化成单一高吞吐量差分数据流(D+和D-)。这种设计不仅有效地降低电磁干扰，而且因为省去了机体和翻盖之间大量电缆和连接器，所以成本也得以显著降低。此外，由于LpLVDS和CTL技术的电磁干扰辐射超低，因此无需采用电磁干扰滤波器，进一步降低了成本。

　　本文小结

　　随着未来3G手机的高分辨率显示器和相机等多媒体应用需求的增长，设计人员将逐渐从现时的并行TTL接口技术转向差分串行互联技术。具有低电磁干扰、高吞吐量、低功耗、抗噪声干扰等特性的接口技术，将成为超便携和消费产品市场的重要组成部分，而这些产品市场包括了手机、摄像机、打印机，以及其它对功率和电磁干扰有限制的显示终端。