《电子技术应用》
您所在的位置:首页 > 其他 > 业界动态 > 超低压差大电流LDO AS1364—FPGA/CPLD/DSP的电源管理专家

超低压差大电流LDO AS1364—FPGA/CPLD/DSP的电源管理专家

2009-03-23
作者:利尔达科技

利尔达科技有限公司是一家提供专业嵌入式技术解决方案的高科技企业。公司致力于为中国广大客户提供嵌入式技术解决方案以及电子元器件的供应,提供“一站式采购”解决方案。目前主要代理:TIROHMEXARUMOKIAustriamiscrosystemsANPEC等诸多国际著名半导体厂家的产品,以满足工程师对整个系统设计所需元器件的需要,现为工程师介绍一款奥地利微电子(AMS)生产的超低功耗LDO,供广大工程师在设计中参考!

一、AS1364简介与特性

AS1364是一款输出电流高达1A的超低压差LDO,其工作电压为 2.0~5.5V,具有固定或可调两种电压输出方式,输出电压范围为 1.2~5.0V。可调电压输出方式的电压纹波50μVrms,而固定电压输出方式则低达10μVrms。在输出电压达到标称值的6%之内时,AS1364POK脚将给出一个电源正常输出的信号,其数字使能脚(EN)可实现对系统动态电源进行管理。此外,AS1364 还具有过温、过流保护功能。

良好的优势和特性决定了其应用,从下表中,我们可以清晰的看到其强大的应用潜力和市场。

目标需求

对应优势

重要特性

FPGA/CPLD/DSP等高速数字系统对低电压1.2V,1.8V等需求。

大输出电流时要求低压差的需求。

高精度、低纹波的需求。

低功耗的需求

适合应用于2/3节干电池或单节锂电池的场合

工作电压:2.0~5.5V

提高设计的灵活性

输出电压:1.2~5.0V

提高电源系统的效率和寿命

输出电流1A时,最低压差140mV

最大限度延长电池和芯片的使用寿命

35uA超低静态电流,关断电流10nA

提升高速数字系统的可靠性

电压纹波小10uVrms

 

 

二、AS1364的典型应用------光端机

光端机客户领域,客户需求一个输出1.2V,输出电流多数要求在600--700mA的一颗电源芯片,其作用是给专用芯片FPGACORE供电。而一般CORE对电压的稳定性要求比较高,对数字系统来说,电源的纹波直接影响系统的可靠性。直接采用普通LDO时,在大电流应用下由于压差过大而导致芯片发热量过大,电源稳定性得不到保证,无法满足客户需求,且大电流LDO 1.2v输出的比较少;采用DC/DC+LDO的方式时,整个方案的成本又会增加。基于以上分析,一般客户会选择采用高精度的LDO来实现,可以看出AS1364在性价比上是一个最好的选择。

    下图为,光端机FPGA核供电的示意框图:

AS1364做为一个非常具有特色LDO产品,在其他领域如:便携设备,手机等领域应用中更加广泛。

注:AS1363也是同样的一颗输出电流为500mA LDO,其电气参数和应用领域和AS1364基本相同。

综上所述,采用AS1364AS1363设计的各种应用电路,不仅电路设计简单、电压纹波小、功耗低,而且系统稳定性好、使用寿命长。已广泛应用于FPGA/CPLD/DSP等各种CORE核以及各种便携式供电设备中,其优良特性已在越来越多的实际应用中得到验证。
本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。