摘  要: 介绍了一种用MAX2620构建的窄带压控振荡器(VCO),在此基础上介绍其与锁相环芯片Q3236一起构建SDH专用的155.520 MHz点频锁相式时钟源的设计方案。该时钟源具有低噪声、高稳定性等特点,并且成本低廉,具有良好的应用前景。 

    关键词: 时钟源  SDH  锁相环  压控振荡器(VCO) 

    SDH作为一种传输体制,在我国得到了广泛应用。目前国内SDH主干网大多是10G光纤网,随着光通信技术的发展,传输速率还将不断提高。SDH网同步结构通常采用主从同步方式,要求所有网元时钟的定时都能最终跟踪全网的基准主时钟。ITU-T对SDH各节点的时钟参数如时钟的中心频率、频率准确度、稳定度、时钟的抖动和漂移等以及牵入范围、牵出范围、保持范围等都作了严格的规定^[1]。在SDH系统中,是以155.520Mbit/s的同步传送模块(STM-1)作为基本的信息模块,而高速率的信号是将N个STM-1信号同步复用,形成STM-N^[2],因此SDH网中大量使用155.520 MHz的时钟源作为网元定时时钟。本文将介绍如何用集成电路MAX2620和集总 LC元件构成窄带VCO电路模块,进而同锁相环芯片Q3236一起构成锁相环式的低噪声、高稳定性的155.520MHz时钟电路。 

1 电路方案设计 

    图1所示为锁相环(PLL)的基本电路组成^[3]。其中REF代表参考信号源,1/R为参考源分频器,PD为相位检波器,LF为环路滤波器,VCO为压控振荡器,1/N为N分频器。 

    SDH专用的155.520MHz的VCXO(压控晶振),国外已有,但国产的很少,而且价格比较昂贵。而一般的VCO器件,例如Varil、 Mini、Vectron、Mti、MicroNetworks等公司推出的100MHz～200MHz、75MHz～160MHz、140MHz～170MHz等器件都是宽频段使用的。SDH中的时钟源是固定的点频，如STM-1是155.520MHz,因而用上面的那些宽频段的VCO来设计这种点频电路并不合适,这就需要设计一个窄带的而且相位噪声性能优越的VCO。虽然可以用分立晶体管、谐振回路以及缓冲放大器来构成VCO电路,但相比于IC芯片,稳定性差、受电源及分布参数影响大、调试不方便。MAXIM公司的MAX2620是一个可工作于较宽频率范围(10～1050MHz)的集成振荡器芯片,具有高频双极工艺所特有的低闪烁噪声、低噪声系数和低寄生r_b的特点。用户可以根据自己的需要配适当的振荡回路,设计出所需中心频率的压控振荡器电路。MAX2620内部有源器件对谐振回路的负载极轻,从而使振荡回路具有较高的有载Q值,因而可以用来设计窄带的155.520 MHz点频的压控振荡器电路。 

    由相位噪声理论可知,锁相环路中分频比越大,从输入到输出的相位噪声指标的损失也就越大,所以时钟电路的鉴相频率设定为19.440MHz,以使得鉴相频率尽可能高,锁相环分频比小。常规的PLL集成电路如Motorola的MC14515X系列，鉴相频率最高为2MHz,不能适用。QualComm的Q3236,鉴相频率可达到上百MHz,可应用于此项设计中。 

2 155.520 MHz的VCO设计 

    MAXIM公司的MAX2620是一使用极其方便的振荡器芯片,它的内部组成示意图^[4]如图2所示。 

    MAX2620提供一个缓冲放大输出级,能够减少负载变化对振荡器频率的影响。供电电压范围在+2.7V～+5.25V之间，内部设有偏置电路稳定其工作点,使工作受电源波动的影响小,并具有电源关断能力，由端控制。两个互补的输出可以构成两个单端输出或一个差分输出。由于是集电极开路输出,输出端需要上拉到Vcc。可以用电感或电阻来上拉,但是对于差分输出,两端上应采用相同的方式。对于50Ω的负载,用电感上拉时,单端输出电平可达-6dBm(峰-峰电压为320mV);而用电阻上拉时,输出可达-10dBm(200mV)。在本设计中MAX2620的两路输出,一路输出到PLL以供鉴相使用。为使稳定性好,此路用电阻上拉。另一路输出,经过缓冲放大,作为时钟输出,为了使其输出功率大,用电感上拉。 

    MAX2620需外接RF谐振回路构成VCO电路,如图3所示。 

    此电路的形式是典型的Colpitts共集电极拓朴结构,此种拓朴结构可工作在很宽的频率范围内,从中频直到射频^[4]。MAX2620手册中说明其工作频率范围为10MHz～1050MHz。谐振回路在图3的左方,经过pin(2),pin(3)接入,主要包括电容C0～C4、谐振电感L1、变容管Cvar,调谐电压经过电阻Rt接入。 

    对于155.520MHz点频时钟源的压控振荡器,不需要宽的调谐范围。利用这一点,变容管可通过C0接入谐振回路。为了减轻耦合,C0值取为1.8pF。变容管C_var可以选择普通的MV2107,C_var=22pF(偏置-4V时的电容量)。50MHz的Qmin=350,折算到155MHz，Q约为115。经过C0后,谐振回路的等效Q升高至少5倍以上,达到了即便采用廉价的Q较低的变容管,也可设计出Q较高的谐振回路的目的。 

    谐振回路电感采用表面贴式的谐振电感，该电感具有辐射干扰小、受分布电容影响小、调试方便等特点。电感值选为47nH，当谐振频率为155.520MHz时,由谐振公式得谐振回路总电容C_T=22.34pF。经过调试,VCO电路的具体元件参数如下: 

    Rt=1～3kΩ,Cvar用 MV2107型变容管,谐振电感L1=47nH,C0=1.8pF，C1=18pF，C2=5pF，C3=6.8pF，C4=4.3pF,输出端OUT上拉电感L2为100nH,输出端上拉电阻R0=50Ω。 

3 锁相环芯片Q3236的介绍及其环路滤波器的设计 

    QualComm的Q3236是一种可在高达2GHz频段工作的分频次数可编程的数字锁相环芯片,正常工作状态下功耗小于0.6W。其内部电路^[6]如图4所示。 

    参考信号(REFIN)与VCO反馈信号(FVCO)输入端均可设为差分输入或单端输入,并有较高的输入灵敏度,电平要求为-10dBm～+5dBm，输入阻抗为50Ω。 

    内置VCO的分频器工作于前置预分频模式时,工作频率可高达2GHz。由内部的除10/11前置分频器、4位的低位A计数器和9位的高位M计数器所构成的吞脉冲计数器来完成总分频N。当不用前置预分频时,Q3236的工作频率最高为300MHz。1/R为参考源分频器。Q3236分频器的置数方式有三种:串行模式、8位总线模式以及并行直接置数模式。 

    Q3236需要外接环路滤波器。在本设计中采用一阶有源比例低通滤波器,如图5所示。 

    采用低噪声运放TLE2037及R、C元件构成环路滤波器, R、C等元件值由锁相环参数求出。 

    对于点频时钟电路,稳定度高,所以选择锁相环3dB带宽B_3dB=1kHz， 阻尼系数ξ =0.707。已知Q3236的鉴相系数k_d=302mV/rad,VCO在155.52MHz处的压控灵敏度k_o=2π×80 rad/s.V。在设定C=0.1μF和预滤波截止频率为2.5kHz的条件下，代入上面的公式算得元件值如下: 

    R₁/2=10kΩ;R₂=4.3kΩ;C_p=0.02μF 

4 锁相式时钟电路 

    根据上面对锁相环路各部分电路的分析和设计,可设计出下面的锁相式时钟电路方案,如图6所示。 

    实际电路制作在一块72mm×72mm的双层板上,电源电压为 

+5V。VCO的频率覆盖范围为155.400043MHz～155.646042MHz，在155.520MHz处的压控灵敏度ko为2π×80 krad/s.V,两路输出电平,OUT端为-6dBm，端为-10dBm。用高稳综合信号源作为参考信号,测得时钟源输出为155.52000MHz,输出功率≥10dBm,信号纯度高，杂散少。 

    由集总LC元件和MAX2620构成的窄带VCO具有稳定性高、受外界分布参数影响小、调试方便、体积小、价格低廉等优点。该VCO和Q3236芯片构成锁相环式155.520MHz点频时钟源,工作于高达19.440MHz的鉴相频率,使输入到输出的相位噪声恶化减小。测试结果表明该时钟源频率稳定性高、相位噪声低。这就为SDH时钟设备的小型化和批量生产奠定了基础。 

参考文献 

1 Timing Characteristics of Slave Clocks Suitable for Operation in SDH Equipments.ITU-T Rec.G.813，1995 

2 韦乐平.光同步数字传送网. 北京:人民邮电出版社,1999 

3 Best R E. Phase-locked Loops，Theory， Design， and Application. New York： McGraw-Hill Inc，1984 

4 MAX2620’s DataSheet.MAXTM，1996 

5 Peter Vizmuller，RF Design Guide，Systems，Circiuts，and Equations.Artech House Boston.London，1995 

6 Qualcomm Q3236，2.0 GHz Low Power PLL Frequency Synthesizer. Technical Data Sheet， February 1996