《电子技术应用》
您所在的位置:首页 > 可编程逻辑 > 业界动态 > Cadence 低功耗、高端节点数字技术应用于SMIC 40纳米参考流程

Cadence 低功耗、高端节点数字技术应用于SMIC 40纳米参考流程

SMIC 发布40纳米参考流程面向当今高端设备的低功耗芯片
2012-04-10

全球电子设计创新领先企业 Cadence 设计系统公司 (NASDAQ: CDNS)今天宣布,全球领先的晶圆厂之一中国中芯国际集成电路制造有限公司(SMIC)推出一款采用 Cadence Encounter 数字技术和 SMIC 40纳米生产工艺的低功耗、高端工艺节点 IC 设计参考流程。该参考流程为设计团队进行复杂 SoC 设计提供了一个可预测的快速解决方案,可应用于类型广泛的低功耗产品,包括诸如平板电脑和智能手机等最新消费电子产品。

SMIC-Cadence 流程通过高端电源管理功能实现设计自动化。这种已通过实际生产验证的设计方法全面贯穿于整个 Cadence RTL 到 GDSII 的流程,涵盖 Encounter RTL Compiler、Encounter Conformal Low Power、Encounter Digital Implementation System、Encounter Timing System、Encounter Power System、Cadence QRC、 Cadence CMP Predictor 和 Cadence Physical Verification System 多种设计工具。

“我们与 Cadence 密切合作开发参考流程,帮助我们的客户加快其差异化的低功耗、高性能芯片的设计,” SMIC 设计服务部副总裁汤天申表示,“通过将此具有互操作性、低功耗、基于通用功耗格式(CPF)的流程应用于从 RTL 到 GDSII 全程,设计团队可以达到40纳米低功耗高端节点设计更快的量产化。”

“Cadence 与 SMIC 合作帮助共同的客户从全套数字设计技术中获益,这些技术包括时序与信号完整性签核的展平式低功耗实现流程、低功耗物理综合、闭环低功耗验证与物理验证,”Cadence 战略联盟部总监 John Murphy 说,“使用这种可靠的流程以及 SMIC 40纳米生产工艺,客户可以用差异化的方法进行低功耗设计,使其更快地将低功耗的产品打入市场。”

关于 Cadence

Cadence 公司在当今集成电路和电子产品设计中起到了关键作用,并引领了全球电子设计技术的创新。客户采用 Cadence 的软件、硬件、IP、设计服务,以用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件的设计和验证。公司总部位于美国加州圣荷塞市,在世界各地均设有销售办事处、设计中心和研发中心,以服务于全球电子产业。关于公司、产品及服务的更多信息,敬请浏览公司网站 www.cadence.com

关于 SMIC

中芯国际集成电路制造有限公司(“SMIC”; NYSE:SMI; SEHK: 981)是全球领先的半导体制造企业,也是中国大陆最大、最先进的晶圆厂,提供了从0.35微米到40纳米的集成电路(IC)制造和技术服务。SMIC总部位于中国上海,在上海拥有有一条300毫米晶圆制造生产线及三条200毫米晶圆制造生产线,在北京还有两条300毫米制造生产线,在天津有一条200毫米晶圆制造生产线,甚至还有一条200毫米制造线正在建造中。SMIC 在美国、欧洲、日本和台湾都有客户服务和市场部,在香港设有代表处。此外 SMIC 在武汉管理与运营一家300毫米晶圆厂,其拥有者是武汉新芯半导体生产公司。

欲了解更多详情,请访问:http://www.smics.com

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。