文献标识码: A
文章编号: 0258-7998(2012)06-0082-03
在雷达系统中,当以某目标的最佳极化方式发射电磁波时,该目标回波在接收天线端的功率能够达到最大。相干情况下,目标最佳极化的Jones矢量就是其Graves功率矩阵最大特征值所对应的特征矢量[1]。通常,系统通过计算Graves功率矩阵的特征值和特征矢量来获取目标的最佳极化,使得在发射功率不变的前提下提高目标回波的信噪比。在弹载、车载、机载、星载等对体积有限制的小型化系统中,需使用数字信号处理芯片(如FPGA)求解矩阵特征值的相关问题。
Jacobi方法是计算矩阵特征值问题常用计算机算法之一。在FPGA中,基于CORDIC算法的硬件结构可简化Jacobi方法复杂的旋转操作,节约硬件资源[1-2]。然而,CORDIC算法中的多次迭代操作,使得系统处理时间成倍增加,并不适合在对实时性要求较高的系统中使用。参考文献[3]对Jacobi方法进行了并行改进,使用多个处理器并行处理的方法同时消去待求矩阵的多个非对角元素,获得了较高执行效率。但是,多个处理器的结构需要消耗大量资源,在体积和成本受到限制的小型化系统上难以实现。
为了在单处理器系统上实现实时处理,本文针对目标Graves功率矩阵的特点,提出了一种获取目标最佳极化的FPGA实现方法。文章提出了一种带门限的序列Jacobi方法,采用并行结构设计FPGA,合理调整了有限状态机(FSM)的执行时序,并对相关进程进行并发处理,压缩了程序执行时间。FPGA实现结果表明,该方法提供了快速的特征值和特征矢量求解过程,且比CORDIC算法快21%以上。
假设系统在执行了m次门限比较和n次Jacobi旋转后,得到了最终结果。经过合理设计的状态机时序示意图如图5所示。
由于门限比较的结果有可能会导致系统跳过Jacobi旋转过程,图5所示门限比较的执行次数一般多于Jacobi旋转的执行次数,即m≥n。根据上文所述求解步骤,m的极大值为6n。由于两次Jacobi旋转之间有较长时间间隔,此时运算模块处于空闲状态。本文则利用这段时间执行特征矢量的更新过程,从而提高了运算模块的使用效率。需要注意的是,特征矢量更新过程须在下一次旋转角计算进程之前开始,以免由于旋转角值的改变,导致特征矢量计算错误。
根据图5所示时序,完成整个求解过程所耗时间T可表示为:
本文根据带门限的序列Jacobi算法理论,设计了一种新的FPGA硬件结构,可快速获取目标最佳极化的Jones矢量。文中对FPGA程序的执行流程、模块结构、状态机的时序作了详细讨论。FPGA实现结果表明,该方法的执行速度优于常用的CORDIC算法,可在小型化系统中实时获取目标的最佳极化。
参考文献
[1] BRAVO I, MAZO M, LAZARO L J, et al. Novel HW architecture based on FPGAs oriented to solve the eigen problem[J]. IEEE Transaction on Very Large Scale Integration (VLSI) Systems, 2008,16(12):1722-1725.
[2] 袁生光, 沈海斌. 基于Jacobi算法对称矩阵特征值计算的FPGA实现[J]. 机电工程, 2008, 25(10): 80-82.
[3] 王飞, 王建业, 张安堂,等. 实对称矩阵特征值分解高速并行算法的FPGA实现[J]. 空军工程大学学报(自然科
学版), 2008, 9(6): 67-70.
[4] WILKINSON J H. The algebraic eigenvalue problem[M].New York: Oxford University Press, 1965: 174-282.
[5] KOLOUCH J. Combinational divider in FPGA[C]. Proceedings of International Conference Radioelektronika, Brno, Czech republic, Apr. 24-25, 2007:1-4.
[6] GURUMURTHY K S, PRAHALAD M S. Fast and power efficient 16×16 array of array multiplier using vedic multiplication[C]. Proceedings of IMPACT Conference, Taipei, China, Oct. 20-22, 2010:1-4.
[7] DESCHAMPS J P, SUTTER G. Decimal division: Algorithms and FPGA implementations[C]. Southern ProgrammableLogic Conference Proceedings, Ipojuca, Brazil, Mar.24-26,2010:67-72.
[8] VACHHANI L, SRIDHARAN K, MEHER P K. Efficient FPGA realization of CORDIC with application to robotic exploration[J]. IEEE Transactions on Industrial Electronics, 2009,56(12):4915-4928.
[9] ARNOLD M G, COLLANGE S. A real/complex logarithmic number system ALU[J]. IEEE Transactions on Computers,2011, 60(2): 202-213.