随着我国航天技术的发展，用于搭载小卫星的火箭机动式发射和导弹发射对于测试系统的快速反应能力提出了越来越高的要求，快速测试成为了航天试验的一个新课题[1]。快速测试要求缩短射前测试周期，提高测试效率和测试数据的可靠性，降低故障发生率，这就对地面测试设备的维修保障、校准测试等工作提出了新的要求。
    运载火箭发射前需要通过地面测试设备对其进行综合测试，地面测试设备的准确性对于运载火箭发射任务起着重要作用。采用传统的方法进行地面测试设备的校准已经无法满足快速测试体系结构的需求。由于运载火箭结构复杂、箭上设备和仪器多，因此用于运载火箭地面测试任务的地面测试设备的测试项目也较多，配套的地面测试设备种类多、数量大，并且不同型号的运载火箭又对应不同配套的地面测试设备。传统的校准测试方法存在校准仪器设备数量大、类型多、校准方法复杂、通用性差、可同时测试的通道数少、校准效率低、工作量大导致的人为误差大、数据不可靠等缺点，这些因素增加了运载火箭的校准测试周期，对运载火箭测试任务的测试效率产生不利影响。因此，设计一种较准方法简单、通道路数多、通用性好、性能稳定可靠的校准装置，对快速测试体系结构具有重要意义。
1 设计框架和结构
1.1 框架设计
    为满足测试地面测试设备数字通道测试需求，检定各数字通道以及各个通道数据采集的相互关系，本文以地面测试设备的数字时序为研究对象，设计校准装置单板以10 ms为间隔排队输出周期性脉冲信号，采用该信号控制负载电路，结合外接电源输出不同电压等级的脉冲信号，可同时测试地面测试设备的多个数字通道以及各个通道之间的信号采集情况，同时信号幅值能满足不同运载火箭配套地面测试设备电压等级需求。
    校准装置采用PXI总线技术，通过可编程FPGA和硬件描述语言Verilog实现逻辑设计。64个I/O管脚输出64路以10 ms为间隔排队触发周期性脉冲信号，经过集成驱动电路ULN2803放大，输出接口采用100 pin的SCSI-100通用接口，集电极开路驱动负载负极，采用外接电源控制可实现输出时序信号的幅值为10 V~40 V。
    设计框图如图1所示，FPGA芯片采用Altera公司Cyclone III系列的EP3C10E144C8N芯片，低压差电压调节器采用LM1117系列芯片，可实现5 V电压到1.2 V和2.5 V的电压转换。FPGA配置方式采用AS和JTAG同时配置的方式，EPROM采用Altera公司的EPCS4I8N芯片。FPGA输出电流仅有4 mA，无法驱动负载电路，而八达林顿晶体管ULN2803具有8通道的驱动能力，可满足驱动电路驱动放大需求[2]。

1.2 FPGA功能模块设计
    FPGA选用Altera公司Cyclone系列的型号为EP3C-10E144C8N的芯片。通过Quartus 9.0软件平台完成FPGA内部逻辑设计，实现64路脉冲信号排队输出。状态转换图如图2所示。

    采用状态机设计方法，将整个时序逻辑划分为S0~S45个状态，RS为RESET信号，低电平有效；T0~T4为5个触发信号，高电平触发；CLK1为排队计时信号，用于控制排队间隔。64路信号存在如下状态：各通道初始状态S0；初始态到信号触发的过渡状态和全部通道输出低电平状态，过渡状态和全部通道输出低电平状态各通道输出信号一致，故可视为一个状态S1；各通道排队输出高电平状态S2；全部通道输出高电平状态S3；各通道排队输出低电平状态S4。状态逻辑关系表如表1所示。
2 系统仿真实现及结果检定
2.1 FPGA软件仿真
    FPGA的开发选用硬件描述语言Verilog，开发平台选择Quartus 9.0软件，该软件集成了Altera的FPGPA开发流程所涉及的所有工具和第三方软件接口；仿真工具采用ModelSim，该软件是业界最通用仿真器之一，具有功能强大、调试手段多、仿真精度高、速度快等特点[3-4]。
    仿真时序图如图3、图4所示，通过时序图观察可知，校准装置核心器件FPGA实现了64路脉冲信号以10 ms间隔排队输出的功能。图中CLK为8 MHz时钟信号，周期为125 ps；CLK1是经分频产生的周期为10 ms的脉冲信号，用于触发各排队通道，控制排队间隔；RESET信号在t=1 s时变为低电平，FPGA执行复位操作，RESET持续1 s后恢复高电平触发脉冲信号开始发生；T1、T2、T3、T4是内部逻辑状态触发信号。由仿真图可知，FPGA能按要求产生以10 ms为排队间隔的周期脉冲信号，脉冲信号的周期为1 s。

2.2 硬件实现
    由于用于航天测试的各类设备均要通过电磁兼容（EMC）认证测试，而采用传统方法生产出样品后进行认证测试，存在成本高、故障定位困难等问题。因此，研发初期将EMC方面的问题定位并解决，对提高产品质量、降低研发成本是十分必要的[5]。校准装置结合EMC设计原则，从原理图设计开始，对电源、时钟外围电路设计滤波器滤，PCB布线时，对电源线、地线、信号线的布线位置、宽度和间距以及过孔宽度和元件位置等进行调整[6-7]，结合其他设计准则进行PCB电路图设计，得到的校准装置具有较弱的电磁干扰和较强的电磁抗扰度。
2.3 结果检定
    校准装置的时钟晶振标称频率为8 MHz，频率精度等级为5×10-8，属于高精度时钟源。采用通用精度等级较高的E312A通用计数器对校准装置的各个通道输出进行结果检定，随机选取6个通道进行测量，测得其输出信号周期如表2所示。

    由上表可知，输出脉冲信号的周期理论值为1 s，测得周期的最大绝对误差为0.1×10-6 s。由此可知，校准装置可发出高精度的周期脉冲信号。采用双通道控制门控双稳的启动和停止来进行测量的方法，一个通道用于启动门控双稳，另一个通道用于控制双稳复原，启动通道采用正斜率触发，停止通道采用负斜率触发，对校准装置随机选择两个通道进行测量，测得结果如表3所示。排队间隔理论值为10 ms，测得最大绝对误差为10-5 s，由此可知，脉冲信号排队时间间隔具有较高的精度。
    通过软件仿真和对输出结果的检定，得出脉冲校准装置输出信号的周期和排队时间间隔具有精度高的特点，由通用接口总线可实现单板的64路信号输出，输出信号的幅值可通过外接电源控制，满足地面测试设备不同电压等级脉冲信号的测试需求。利用该装置可实现不同型号运载火箭的不同类型地面测试设备校准需求，实现“即插即测”，具有测试速度快、测试方法简单、通用性强的特点，增加了测试数据的可靠性，缩短了校准测试周期，对后续测试任务的顺利进行以及构建快速测试体系结构具有重要意义。
参考文献
[1] 王华，蔡远文，首俊明.航天ATS快速测试体系结构研究[J].航天控制，2007，25（4）：72-76.
[2] Altera Corporation.Cyclone III device handbook[Z].2005.
[3] 王诚，蔡海宁，吴继华.Altera FPGA/CPLD设计[M].北京：人民邮电出版社，2011.
[4] 惠鹏飞，姚仲敏，夏颖，等.基于FPGA的无线传感网络信道波形整形滤波器[J].电子技术应用，2013，39(7)：35-37.
[5] 崔洋，彭吉，李佩玥，等.板级EMC诊断测量与仿真分析方法[J].电子测量技术，2013，36（4）：101-105.
[6] 庄信武，余志勇.GPS信号发射装置上变频器电磁兼容设计[J].微型机与应用，2009，27(20)：78-80.
[7] 王建政，李云峰.基于PXI总线的运载火箭地面测试设备计量检定系统设计[J].计量与测试技术，2013，40（7）：7-8.