中芯国际和Virage Logic拓展伙伴关系至40nm低漏电工艺
2010-07-23
IP供应商Virage Logic公司和中国最先进的半导体制造商中芯国际集成电路有限公司（中芯国际，SMIC）今天宣布其长期合作伙伴关系扩展到40nm的低漏电（low-leakage）工艺技术。Virage Logic 公司和中芯国际从最初的130纳米工艺合作起便为双方共同的客户提供具高度差异的 IP，涵盖的工艺广泛还包含90纳米以及65纳米。根据协议条款，系统级芯片（SoC）设计人员将能够使用 Virage Logic 开发的，基于中芯国际40纳米低漏电工艺的 SiWare存储器编译器，SiWare逻辑库，SiPro MIPI 硅知识产权 (IP) 和 Intelli DDR IP。除此之外这方面的一个新协议的关键将提供中芯国际 Virage Logic 先进的 STAR记忆系统和 STAR量率加速器工具，以加速中芯国际关于40纳米低漏电工艺记忆的技术开发，测试以及产量的提升。
“作为中国首屈一指的代工厂，我们与 Virage Logic 公司拓展合作伙伴关系将使中芯国际能够提供更多业界领先的40nm低漏电工艺的半导体 IP，这不仅能满足来自中国本地的系统级芯片开发人员的需要，亦将助益我们开发全球半导体市场，”中芯国际资深副总裁兼首席商务官季克非表示。“中芯国际正采取积极措施提升客户更先进的技术。我们之前已经有客户正积极利用中芯国际的65纳米低漏电工艺及 Virage Logic 公司相关 IP 进行芯片项目的开发。与 Virage Logic 的合作关系可提供我们的客户将来迁移到40纳米的一个相对容易的途径。因应中芯国际市场营销的成长，我们期待着与 Virage Logic 长久的合作以满足日益增长的市场需求。”
“我们很高兴与中芯国际扩大合作伙伴关系从最初的130nm工艺到现在的40纳米低漏电工艺。Virage Logic 开发的业界领先的 IP 产品将能够提供客户更多的选择使中芯国际能成为客户首选的代工厂，” Virage Logic 公司市场和销售执行副总裁 Brani Buric 表示。“这次联合协议是 Virage Logic 公司透过业界领先的晶圆代工厂来拓展公司业务策略的延续，同时也更巩固了中芯国际对其客户提供完整 IP 解决方案的承诺。”
本站内容除特别声明的原创文章之外，转载内容只为传递更多信息，并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题，请及时通过电子邮件或电话通知我们，以便迅速采取适当措施，避免给双方造成不必要的经济损失。联系电话：010-82306118；邮箱：aet@chinaaet.com。