TI正在设计基于GaN原理的综合质量保证计划和相关的应用测试来提供可靠的GaN解决方案。氮化镓(GaN)的材料属性可使电源开关具有令人兴奋且具有突破性的全新特性—功率GaN。高电子迁移晶体管(HEMT)。HEMT是一种场效应晶体管(FET)，会使导通电阻会低很多。它的开关频率要比同等大小的硅功率晶体管要快。这些优势使得功率转换的能效更高，并且能够更加有效地使用空间。GaN可以安装在硅基板上，这样可充分利用硅制造能力，并实现更低的成本。然而，在使用新技术时，需要验证这项技术的可靠性。这份白皮书的主题恰恰是GaN器件质量鉴定。

　　简介

　　由于有超过30年的经验，并且经过不断改进，这个行业理所当然地认为硅功率晶体管具有很高的稳定性。这种长期的用户体验已经形成了一整套成熟的质量鉴定法方法体系；在这个方法体系中，可靠性和质量由运行标准化测试进行认证。这些测试来源于故障模式理解、激励能量和加速因子方面的深入研究，以及推测使用寿命、故障率和缺陷率的统计与数学框架的开发。由于数代硅产品可以在实际使用条件下，实现真正使用寿命内的正常运行，这个质量鉴定方法体系现在已经被证明是有效且实用的。

　　然而，GaN晶体管是近期才被开发出来的器件。更加昂贵的碳化硅基板上的RF GaN HEMT已经被广泛应用于无线基站内，并且其可靠性已经得到验证[1]。虽然基于相似的基本原理，功率GaN HEMT在实现更高电压处理方面增加了更多的特性。它植根于硅基板上，并且使用与硅制造兼容的材料来降低成本。此外，出于故障安全的原因，它需要是一个增强模式 (e-mode)，或者是常关器件。

　　主要有三种架构：

　　1. 与一个e-mode Si FET共源共栅的耗尽模式 (d-mode) 绝缘栅极GaN HEMT；2. e-mode绝缘栅极GaN HEMT；3. P型e-mode结栅极GaN HEMT。这三款器件会由于自身的原因，以及硅FET的影响而具有不同的故障模式，问题是如何鉴定它们的质量。基于硅的标准质量鉴定方法是一个有价值且具有里程碑意义的质量和可靠性鉴定方法，但不清楚的是，在器件使用寿命、故障率和应用相关性方面它对于GaN晶体管的效用如何。

　　德州仪器 (TI) 是半导体技术方面的行业领导者，在将可靠的半导体产品推向市场方面具有长期的经验，其中包括铁电随机访问存储器 (FRAM) 等非硅材料技术。在通过GaN相关质量鉴定方法体系和应用相关测试，把可靠的GaN产品推向市场方面，我们具有很大的优势。

　　标准质量鉴定方法体系

　　在鉴定硅功率器件质量方面，有两个标准化组织的质量鉴定方法体系得到广泛使用：联合电子设备工程委员会(JEDEC)；和汽车电子协会(AEC)[2, 3, 4, 5]。这些标准指定了很多测试，其中可以分为三类：静电放电 (ESD)、封装和器件。

　　静电放电要求是一项强制的操作标准，所以ESD标准不太可能会发生变化。封装测试与那些针对硅芯片、已经完成的测试相类似，需要找到导致故障的根本原因，以强调意外的故障机制。之前在硅芯片中使用的后端处理也同样用于GaN，在这个背景下，由于封装应力、结合表面相互作用等问题比较常见，所以这个相似性也就凸现出来。然而，这个器件类别是全新的，并因此具有特别的重要性。后面的段落检查了标准硅芯片质量鉴定方法体系，并且描述了如何将这一方法体系应用于GaN。

　　对于硅芯片质量鉴定来说，标准应力下的运行时间为1000h，结温至少为125°C。假定激活能量为0.7eV，指定温度加速因子为78.6 [2]。这使得125°C结温下的1000h运行时间所受应力等于Tj = 55°C情况下，9年运行时间内所受应力。器件在它们的最大运行电压下进行质量鉴定。对于分立式功率FET，这通常选择为最小击穿电压技术规格的80%。这意味着，在质量鉴定测试条件下，没有内置的电压加速；电压加速只由温度实现。由于Tj在55°C以上，通常情况下高于75°C，这一点会对功率器件产生巨大影响。

　　这个标准还指定了3个批次的产品，每个批次有77个部件，不应在应力下出现故障。231个部件中的零故障标准意味着批内缺陷允许百分比 (LTPD) 的值为1 [2]。这表示，你有9成的把握地宣称，在推测的应力条件下，一个批次内有1%的部件是有缺陷的。换句话说，在Tj = 55°C的温度条件下运行9年，在最大工作电压上被偏置。最初地最大故障率 (FIT) 大约为50。Tj = 55°C下的FIT也是使用0.7eV的激活能量，从231个部件的零故障结果中得出。

　　然而，除了静态测试，还有一个动态测试。它被非常宽泛地定义为“有可能在一个动态工作模式下运行的器件”[3]。由厂商对测试进行定义。由于很难指定一个与大范围不断发展的应用和技术相对应的测试，所以缺少指定测试。指定测试也许不能与实际使用环境适当关联，并且有可能产生错误故障，或者无法加快有效故障机制 [7]。

　　对于硅FET来说，已经在很多年的实际使用过程中建立起来质量鉴定方法体系的可信度。与GaN等全新技术不同的是，器件厂商负责确定它们的动态测试可以预测实际使用的运行情况。因此，需要开发出应用相关的应力测试，可以在实际使用条件下验证可靠性。

　　最后，需要注意的一点是，GaN无法耐受雪崩能量。也就是说，器件将在被击穿时损坏。这是一个需要解决的问题，特别是对于功率因数校正 (PFC) 电路等高压应用来说更是如此；在这些应用中，器件会受到有可能出现的过压事件的影响，比如说电力线路上的闪电尖峰放电。

　　标准质量鉴定方法体系的适用性

　　JEDEC和AEC标准均基于健全完善的基本原理，不过技术上比较落后。虽然通过硅产品质量鉴定是一件有价值的、里程碑式的重大事件，但是用户需要一个能够在实际使用条件下，在所需的使用寿命内，比如说10年，以低故障率持续运行的产品。因此，推出FRAM、成比例CMOS、GaN等新技术的公司需要了解这些标准的基本原理。在JEDEC质量鉴定方法体系中，主要的促进要素是温度。根据方程式eq.(1) 计算出加速因子 (AF)，在这里EA是激活能量，而k是玻尔兹曼常数。

　　如果在应力温度Tj = 125°C、使用温度Tj = 55°C，并且激励能量大约为0.7eV的情况下使用eq (1)，得出的加速因子将为78.6。这也是Tj = 125°C情况下1000h应力大致相当于Tj = 55°C情况下使用10年的原因。在已经发表的文献中，GaN 的激励能量 [8] 在1.05到2.5eV之间变化。这些宽范围的值表现出世界上不同实验室和公司内器件、工艺和材料间的差异。这个范围能够提供大幅变化的加速因子，比如EA = 1.05eV下的687到EA = 2.5eV下5百万以上的值。因此，有必要确定与工艺和最终产品的器件架构有关的激励能量。

　　将实际运行中的结温考虑在内也很重要。由于其所具有的宽带隙，相对于硅材料，GaN能够在更高的温度环境中运行。这一点对于电力电子产品很重要。表1是125°C应力温度下的1000h硅技术规格与其它几种情况下的比较。从表1中可以看出，如果需要105°C的结工作温度，假定激活能量为0.7eV，非加速时间从9年减少为0.3年。通过将应力温度增加到150°C（这是一个针对标准封装的实际限值），有可能将这个时间增加到1.1年。在这个情况下，应力测试并不符合现场等效使用寿命，或者解算出大约50 FIT的最大FIT率条件。然而，它的确是一项可靠且高质量的里程碑式的测试方法。

　　代表10年使用时间的1000h应力测试需要一个值为87.6的加速因子，并且在1.37的激励能量下实现。诸如参考文献 [8] 中1.05eV的更低激励能量将需要2.84倍的电压加速，或者大约延长6到17周的持续时间。过多的电压加速会导致不具代表性的故障模式，而持续时间扩展延长了新产品的开发时间。根据故障模式和封装内可提供的加速的不同，也许无法实现能够表示所需现场等效使用寿命的质量鉴定测试。使用寿命要求由晶圆级可靠性测试提供保证，并且由已封装部件的扩展持续时间应力测试进行验证。

　　表1：不同应力参数对可靠性和质量推测数据的影响

　　根据GaN的特定故障模式来设定故障标准很重要。一个特别的故障就是动态Rds导通电阻增加，也被称为电流崩塌。这一故障由缓冲和顶层的负电荷陷获所导致 [9, 10]。电荷会在施加高压时被诱陷，并且不会在器件接通时立即耗散。

　　被陷获的负电荷排斥来自通道层的电子，而Rds导通电阻会由于通道层内的电子数量的减少而增加（图1）。随后，Rds导通电阻随着被陷获电荷的耗散而恢复。这一影响降低了效率，并且会使得器件自发热量过多，并且会过早地出现故障。

　　图1：一个GaN器件的电路横截面显示被陷获的电子如何通过减少通道层中的电子数量来增加Rds导通电阻。

　　此外，陷获密度会随着器件老化而增加，从而使得动态Rds导通电阻的影响更加严重。我们有专门的硬件来监视应力测试过程中的动态Rds导通电阻，这使得我们能够确保发布的产品没有这方面的问题。

　　应用相关测试

　　虽然DC测试方法在对大量部件进行测试时相对简单，它们也许不能预测GaN是否在实际应用中具有10年的使用寿命。硬开关应力不同于DC应力。硬开关功率转换器具有电感开关变换，在这个期间，器件同时受到高电流和高压的影响。由于FET通道需要漏电压，Vds，下降前灌入整个电感器电流，并且对那个节点上的其它器件进行反向恢复放电，接通变换是一个应力最高的过程。它还需要在Vds下降时承载器件放电输出和开关节点电容内的额外电流。由于FET通道在Vds较低，并且电感器电流为各自的电容器充电时关闭，所以关闭的应力相对较低。

　　器件应力由使用图2中所示拓扑的升压转换器显示。图3中显示的是初级侧开关 (FET1) 上硬开关接通变换的仿真结果。输入电压为200V，而电感器电流为5A（负载电流大约为2.5A）。在这个情况下，当FET1关闭时，由于钳制FET (FET2) 导电，它的漏电压大约钳制在400V。因此，当FET1接通时，它需要在Vds开始下降之前灌入整个电感器电流（区域A）。

　　图2：一个简单的升压转换器拓扑。

　　图3：针对一个硬开关变换的接通转换。

　　随着漏电压下降（区域B），FET需要将开关节点上的电容器放电。这些电容器中的电荷来自钳制FET、电路板引线和其它连接的组件。由于使用了GaN FET，没有来自这个钳位的反向恢复电流。V-I关系曲线（图4）显示出，在高Vds时，会汲取大量电流。在这个情况下，大约比电感器电流高6A。由于FET的漏电容通过通道放电，实际的FET通道电流更高。例如，值为50pF，转换率为60V/ns的漏电容会增加额外的3A电流。

　　图4：一个电感开关变换的V-I关系曲线显示出漏极偏置电压较高时会出现数量可观的电流。FET漏电容的放电增加了额外的通道电流，例如，60V/ns的50pF电容值会增加3A电流。

　　硬开关期间，高Vds时充足的FET通道电流会导致热载流子生成，正因如此，器件需要稳健耐用。此外，大器件阵列会遇到不一致的开关，这有可能会使器件电流涌入最先接通的那一部分器件阵列，并且超过本地额定值。高dv/dt开关还会错误地将电容电流引入器件的某一区域，比如说端子。需要完成可靠性测试，特别是在需要确保器件在硬开关应用中的稳健耐用性时更是如此，并且可靠开关安全工作区 (SOA) 限定了器件的用户使用条件。

　　为了验证硬开关稳健耐用性，TI已经开发出一个基于简单升压转换器的电感开关单元（图5）。根据JEDEC建议 [7] 进行选型，即“取决于故障模式和所关心的机制，由于实际产品复杂度有可能会掩盖固有的故障机制，所以试验模型也许更受欢迎。”

　　图5：针对电感开关应用测试的试验模型。

　　当GaN FET关闭时，电感器电流通过一个二极管再次流至输入端，这就免除了对负载电阻器的需要，并且能够达到节能的目的。这个单元与处于连续电流模式下的电感器一同运行。由于目标是开关变换，通过使用短占空比，可以达到节能的目的。这个元件能够改变施加的电压、电流、频率，以及器件所处环境的温度。额外的漏电流（图4）由二极管电容提供。

　　可以按照需要增加额外电容。这个元件还具有一个硬件，可以在开关变换的1微秒后测量器件的动态导通电阻 (dRds-on)。由于dRds-on会随着应力而增加，从而导致导电损耗增加、效率降低，因此这个实时监视功能是很有必要的。在一个产品中，不断增加dRds-on将导致过多的器件自发热和过热故障。由于Rds-on性能下降会恢复，不太可能通过将应力停止，在“上拉或下拉点”上获得这些数据。监视这个关键GaN故障参数使我们能够避免发布的产品出现这个问题。

　　除了电感开关测试，GaN多芯片模块需要在系统中进行评估，并且在实际的产品使用条件下运行。这样可以验证与其它系统组件的交互作用，并且暴露出未知的故障机制。即使单个组件是可靠的，它们之间的交互作用也可能会在意料之外。例如，在一个共源共栅GaN器件中，通过GaN器件漏源电容的电荷耦合会使得硅共源共栅器件在关闭变换期间出现雪崩击穿 [11]。

　　有必要专门来说一说雪崩击穿的耐受性。目前，GaN HEMT并未显现出雪崩能力。由于GaN本身是支持雪崩的，所以这也许会随着技术成熟而得以改进 [12]。与此同时，我们正在设计具有足够裕量的TI产品，来解决遇到的过压情况。例如，在PFC应用的情况下，如果电力线被闪电击中时， FET上的电压有可能瞬时上升到高达700V。对于这个应用，将制造能够至少耐受750V尖峰电压的GaN器件。

　　结论

　　德州仪器 (TI)在硅产品质量鉴定方面拥有长期的专业知识积累，我们将这些专业知识应用于GaN的质量鉴定方面。这就需要重新学习基本原理，以理解硅质量鉴定过程的起源，以及根据GaN特定故障、激励能量和加速因子来创建测试。它还涉及针对相关应用中GaN的质量鉴定，其方法是在一个特殊电感开关试验模型中进行应力测试，并且在实际产品配置中运行部件。

　　如需进一步了解TI的GaN解决方案，敬请访问：

　　http://www.ti.com.cn/tihome/cn/docs/homepage.tsp

　　参考文献

　　1.S.Singhal等，“一个GaN工艺平台的质量鉴定和可靠性”，CS MANTECH会议，第83页，2007年

　　2.JEDEC标准JESD471，“集成电路的应力测试决定的质量鉴定，”2012年7月

　　3.JEDEC标准JESD22-A108D，“温度、偏置和运行寿命”，2010年11月

　　4.AEC-Q100，修订版本H，“针对集成电路，基于故障机制的应力测试质量鉴定，”2014年9月

　　5.AEC-Q100，修订版本D1，“针对汽车应用中分立式半导体的基于故障机制的应力测试质量鉴定，”2013年9月

　　6.JEDEC标准JESD85，“计算以FIT为单位的故障率的方法，”2001年7月

　　7.JESD标准JESD94A，“使用以知识为基础的测试方法体系来进行特定应用的质量鉴定，”2011年9月

　　8.E. Zanoni等，“基于AIGAN/GaN的HEMT故障物理学和可靠性：影响栅极边缘和肖特基结的机制，”关于电子器件的IEEE学刊，v.60，n.10，p.3119，2013年

　　9.J. Joh, N. Tipirneni, S. Pendharkar, S. Krishnan, “高压开关应用中GaN异结场效应晶体管内的电流崩塌”国际可靠性物理学研讨会 (IRPS)，p.6C.5.1，2014年

　　10.O. Hill等，“缓冲器结构对高压AIGaN/GaN HFET的动态导通电阻的影响，”功率半导体器件和IC国际研讨会，p.345，2012年

　　11.S. R. Bahl和M. D. Seeman，“GaN共源共栅器件中全新的电气过应力和能量损耗机制，”应用电源电子会议 (APEC)，T25，2015年

　　12.I. Kizilyalli等，“具有雪崩功能的高压垂直GaN p-n二极管，”关于电子器件的IEEE学刊，v.60，n.10，p.3067，2013年