IC设计与封装设计的界线越来越模糊，台积电的InFO封装技术，更让许多专业封测厂捏了把冷汗。目前台积电InFO封装所搭配的主要EDA工具由益华计算机(Cadence)提供，双方有很深入的合作伙伴关系，不过，Cadence并未独厚台积电，同时也正与日月光、硅品等专业封测厂携手发展InFO设计工具。

针对台积电InFO设计，Cadence近期推出新的整合流程及一系列工具，将提供行动通讯及IoT应用的设计及分析能力，和跨晶粒(Cross-die)互动建模。该流程可协助系统单芯片设计人员，于单窗口支持多种制程结构环境下，快速将全系统的多晶粒及InFO封装中产生网络列表，并直接自封装设计数据库，产生标准寄生交换格式(Standard Parasitic Exchange Format, SPEF)，大幅简化时序签核。

Sigrity研发部门资深总监An-Yu Kuo表示，InFO与一般封装技术最大的不同在于，以往的封装属于小型印刷电路板制程，InFO则已完全采用芯片制程，是封装技术发展上的重大突破，且InFO还能使芯片更小、更薄，因此前景备受看好，像是苹果的iPhone7、7Plus处理器，便采用InFO封装。

由于InFO必须要靠IC前后段制程无缝整合才能实现，因此势必将对封装厂产生很大的冲击。为此，包含日月光、硅品、艾克尔(Amkor)等国际一线封测大厂，也都在发展自己的InFO技术。事实上，Cadence除了和台积电有很深的合作关系外，同时也正与日月光、硅品等业者合作，共同发展InFO设计工具。台积电不会介意Cadence与其他厂商进行合作，因为每家厂商的InFO技术都是独特的，最后产出的芯片型态也有差异。因此，Cadence推出的InFO设计解决方案，必然是高度客制化的工具。Cadence在技术保密的部分，相当受到台积电信任。

An-Yu Kuo进一步表示，日月光、硅品在InFO也都有相当的投入。一旦当封测厂的客户开始采用InFO，也将进而推动Cadence EDA相关设计工具的需求。当晶圆制造/封装厂的制程有所更动，Cadence的设计工具也必须很快地跟上，因为EDA产业的价值，就是帮客户解决他们在产品设计开发上所遇到的种种问题。InFO的情况也是如此，主要是由客户来指定Cadence推出相关设计工具，而不是Cadence推出一套工具，来解决所有客户的问题。

目前InFO主要应用在高阶芯片，未来能否进一步向下渗透，成本将是很大的关键。An-Yu Kuo指出，现今InFO主要应用于高阶芯片，但若要向下渗透，将有两大关键，一是InFO制程的良率，二是设计的成本。 前者与晶圆厂、封装厂有关，后者则是Cadence能着力的部分。InFO会让封装设计必须跟IC设计更紧密结合，其结果就是封装设计的复杂度大幅提升，而让相关流程变得更简单、更自动化，自然是EDA供货商的责任。