随着更先进工艺的芯片陆续进入工业和汽车领域应用，芯片制造商们正在努力解决新工艺下的先进芯片的可靠性问题，诸如EOS，ESD以及其他一些与电力相关的问题，由于汽车和工业部门对电路的可靠性有着非常严格的要求，制造商必须重新审视先进工艺制造的芯片潜在的有可能影响器件长期使用可靠性的诸多因素。

新工艺下的老问题

新工艺下的先进芯片，如FinFET，面临的许多可靠性问题都是老问题。例如电气过应力（EOS）、静电释放（ESD）和电迁移（EM）等等，我们在设计这些电路使用EDA工具时常常会碰到这些提示。但随着芯片的复杂度和密度的增长， 某些因素使它们成为更大的问题。首先，面对汽车和工业市场的芯片开发有些需要研发10到15年，第二，由于芯片本身越来越复杂，所以汽车制造商和汽车零部件供应商现在需要的是比其他市场更多的分散性。“以前，模拟模块很小，芯片规模也很小，你只要运行几个SPICE仿真就可以OK了，”ANSYS的首席工程师Joao Geada指出，“但当设计的芯片含有数亿个晶体管规模时，这可不是一个简单的问题了！”

同样，过去拓扑检查工具对EOS的分析是十分有效的，“一个拓扑检查工具只要看到一个特定晶体管的栅以及追溯到哪一条路径有高压信号，完全不用考虑这条路径和栅的形状，”Geada说。“这并不能真正解决像电压调节器或诸如此类的当人们使用这些芯片时带来的各种招数。拓扑工具对于较小的设计是一个可行的策略。但是今天它就成了一个严重的问题。今天的工艺技术基于仿真的方法是需要给设计者一个答案，来效仿实际工作时的芯片行为。”

特别是一些特定市场，“当你面对的是手机或一次性电子产品时，即使有几次失误，我们也许可以原谅它，但是当你面对的是工业电子、工业品、汽车或航空电子，这些问题出现就会是要命的事。可靠性背后的隐情是每个产品都有一个预期寿命，不能有一个不明原因的故障，所以今天来看这些问题，我们觉得突然间可靠性变得越来越重要了。过去可靠性的空间是一种隔离，以更小的设计和更大的几何尺寸并可以用最基础的方法分析。但一个ADAS系统拥有数以百计的ECU和非常复杂的电子分析实时视频流，而这一切都需要实时解析，它基本上就是一台装在汽车里的超级计算机。这种规模的电路系统不能用我们现在的分析方法来处理。另一方面由于产品设计周期越来越短，必须有一个更正式、更严谨的方案来处理。”

对于这些用于安全应用领域的芯片，如汽车电子，需要有更完美的设计。“这不再是一个简单的选项，也不能简单的认为它只要在测试机上工作的很好就可以了。你必须知道它将在所有可能的使用场景下工作，因此需要关乎到所有可靠性的系统都要按照静态时序分析的那样来工作，这是一种形式上正确的方式，可以保证在应用领域不出现某些不希望的矢量，或者当系统中出现一种矢量引起不应有的事件导致芯片损坏，”Geada补充道。

EOS是这些可靠性问题的核心。如果太高的电压施加在栅极上，它将击穿介电薄膜，特别是在先进的节点工艺下的芯片（膜更薄），从而摧毁晶体管。在大多数情况下，只要一个EOS事件发生，芯片就会失效。

 图1、笔记本电脑芯片电气过应力的结果，过热造成了塑料外壳的融化

EOS一般是由设计不当或意外的输入波形集造成，使栅极经受了比它能经受的更高的电压。典型的情况是，连续长时间的一个微小电压就足以发生EOS。“大多数情况下，我们担心的是1伏上下的电压，但是它们会坚持足够长的时间来摧毁电介质，”Geada说。“电介质基本上是1个或2个分子厚，所以他们没有经得起长时间电应力的能力。”

与此相反，ESD通常更多的是由外部事件引起。一个人走在地毯上可以创建静态电荷，在高电压下快速释放。这好比芯片遭到雷击，它需要接地保护，就像建筑物上的避雷针一样。当ESD发生时，芯片将超出设计所允许的工作范围。“客户一直在要求他们的代工厂，或其自己的建模团队，模拟这些器件在击穿时的行为模式，”Mentor的产品市场经理Matt Hogan说。“用晶体管或二极管可以建立一个小信号模型，这就是用于SPICE模拟的模型。”

通常有一个专门的团队负责做这种亚阈值分析，这需要在建立一个电流电压特性波形基础上。“在我们学习电子学和晶体管原理时，我们知道在底部要远离这个非线性区域，这就是亚阈值区，也是每个设计师都在试图设计超低功耗和异步设计的区域，”Hogan说。“在该曲线的另一端是ESD事件发生的区域，你需要投入更多的精力在这个器件上，使它的尺寸足够大以便能够存活。更有可能的是，当ESD器件失时还能够保留电路的其余部分正常工作。”

EOS需要从晶体管的视角去理解应力被施加在栅氧化层上可能发生的情况，他说，“如果一个小的晶体管在1.8伏时关闭，晶体管的衬底连接到3.3伏，你会得到一个氧化层击穿装置，因为氧化层被接到一个高于你实际用到的开关电压。它不是立即失效，它会随着时间的推移慢慢失效。我们可以用SPICE模拟这种微妙的可靠性失效模式，但要注意输入正确的矢量激励电路和电源，并确保你能在波形中寻找出细微的差别。”

 图2、连接到两个不同的VCCs的晶体管由于氧化层击穿导致的长期功能退化和可靠性问题

完全依靠传统的验证技术利用SPICE模拟去找出正确的矢量，这是非常具有挑战性的，“我们甚至不考虑计算时间，”Hogan说。“假如有50亿个晶体管，我们必须要找出哪一个晶体管的体电位是错的。还有一个例子是当我有个IP，内部工作电压是1.8伏，它连接到另一个1.8伏特的电源域，它们不是一个电源域。在这两个电源域里，是按照正确的时序还是错误的时序接通和关闭电源模块？我们要花多长的模拟时间才能得到正确的矢量，来显示这个IP有两个不同的电源域在驱动或访问它。要想从SPICE仿真的角度来分析确实是一个挑战。

FinFET的影响

EOS问题在FinFET的设计里会变得更加糟糕，因为它的长鳍是和衬底的结相接触。“这里面会产生许多热电阻，”Cadence的IP高级设计师David Burnell说。“任何电压的漂移都会引起相同的热量，这些晶体管产生的热量蓄积起来从而导致温度更高，过高的温度使FinFET器件更脆弱，因为FinFET结构的导线更细微、结深更浅，栅氧化层也更薄。”

这给可靠性带来了挑战，而这又需要更多的仿真技术。对EOS来说，还要求工程师用SPICE做一个彻底的仿真，“我们设定了DC和瞬态模拟的电压等级， 如果在任何一个器件里有两个电压超过这个限值，我们可以看看情况有多糟糕，尽管这是一种比较粗糙的监控。” Burnell说。如果EOS不是灾难性的，它也会加速老化，并会导致自热。这不完全是新的概念，而且这些影响现在还包括在我们的角模拟（corner simulation）当中。但是要想全部抓取到它们是不容易的。

“我们担心的是加速了热载流子老化和NBTI （负偏压温度不稳定性） 老化，因为这些老化机制的运行速度大大超过了电应力的速度，”Burnell指出。“我们必须把它们完全集成到所有的瞬态模拟程序中。我们担心如果一些器件长期在一个模式下工作，万一要翻转状态，它还能工作吗？因为每个器件的老化率是不同的。为了增加器件的可靠性，现在的老化模型提供了可供选择的最坏条件下的几种老化情况：从（1／1000）个器件、（10／百万）个器件到（1／百万）个器件。所有这些都正在获得更多的定义，也更难实现。当我们走进汽车行业，他们需要对器件提出更多的可靠性保证。他们希望得到所有可能在芯片上发生的所有各种不同的失效机理。除了老化，第一位的就是电迁移（electromigration）。之前，我们可以确保所有导线在一定的电流密度下工作在110摄氏度，某些可以工作在更高的温度范围。现在我们不仅要确定这些，还必须确定某节金属的局部温度。甚至汽车制造商希望我们能够确定我们设计的每一部分金属的失效率（FIT: Failure in time）。”

时至今日，还没有一个单一的工具或解决方案可以分析解决EOS、ESD和老化率等可靠性指标。由于汽车OEMs和零部件供应商不断增长的需求，这些很可能在不久的将来会实现自动化的解决方案。

到那时，Burnell认为应该从ESD开始应用。“从ESD起步，有许多设备可以做这个。他们确保你可以连接到内部的任何一个地方，你可以点对点的测量初级二极管和钳位二极管之间的电阻，以及深入到那些你希望减小或处理的产生高电压的地方，都让你游刃有余。这是一个广泛“自我搜索”过程。电路的保护电路可以避免尖脉冲瞬态信号进入电路内部，这是一个单独的设备。如果你想做电迁移的失效率（FITs），需要给这个设备做某些扩展，结合其他EM工具，还需要SPICE的输入以确定局部温度。”

汽车工程团队通常希望在一个更高的层级做瞬态模拟。这就需要好的工具集成，如果哪里超过了阈值，工程师可以确定每个元件的电流，把它们叠加起来，计算整个设计的失效率。

“下一代的可靠性技术是进入到栅极氧化层以观察其完整性，”Burnell说。“我们不用担心，以前的约定是只要芯片内核的VDD正常，情况就是好的。但现在我们要关心的是NBTI和HCI（热载流子注入），还要关心非常薄的栅氧化层老化问题。随着工作电压值的大大下降，超出电压允许范围之外的概率是非常高的。设计师现在设计的电路速度越来越快，FinFET的额定工作电压.75并不寻常，但有很多的机会是.85的过渡驱动。这意味着增加任何电源开关时，当电压超过1.2到1.4的范围，栅氧化层完整性就会改变。”

结论

可以肯定的是，汽车行业为电子产品开辟了新的机会。但是它不是普通的业务。“真的要注意细节，因为在这些设计里有这么多的晶体管，还有很多推力使晶体管关闭的更快，以及使用了很多重用IP，这些都会对可靠性带来影响，”Mentor的Hogan说。

从功耗和应用的角度来看，已经有很多论文讨论了如何确保给予器件正确的偏置。这里的挑战是如何避免正向偏置的二极管，当电路被关闭时漏电流会大大增加。这只是诸多问题中的一个。晶体管有很多微妙的操做，取决于他们是如何配置和工作的。这些都需要从系统的角度来理解如何权衡电气过载问题，并确保器件保持在预定的设计限制内工作，以避免其失效。