近日，杭州广立微电子有限公司（Semitronix）超高密度晶体管阵列（Dense Array）技术在全球知名半导体IDM公司得到验证及应用，并得到该客户的高度认可，其项目负责人评价该解决方案为世界首创先进的技术，对先进FinFET工艺研发具有战略性的意义。

近日，杭州广立微电子有限公司（Semitronix）超高密度晶体管阵列（Dense Array）技术在全球知名半导体IDM公司得到验证及应用，并得到该客户的高度认可，其项目负责人评价该解决方案为世界首创先进的技术，对先进FinFET工艺研发具有战略性的意义。

据悉，广立微通过自主开发的硬件和设计的优化配合构建出快速晶体管电性测试系统，以满足芯片级晶体管软缺陷的检验需求，PAD无需特别定制，采用25pin探针。

Dense Array Test Chip Layout

作为全球首创超高密度测试芯片设计与芯片快速测试技术，Dense Array特别适用于半导体尖端工艺节点（如16/14/10/7纳米 FinFET）的研发与生产。

广立微研发团队经过近两年的艰辛努力，Dense Array技术经历了缜密的研究及反复验证，不仅可以在单个测试芯片中容纳百万级待测器件，而且可以每秒内测试数万个待测器件，能够为半导体先进工艺的研发与生产提供整套的高效晶圆级芯片测试和成品率提升解决方案。

 Schematic of Dense Array Test Chip and Test System

众所周知，半导体集成电路工艺尺寸的缩小和摩尔定律的继续向前延伸，使芯片集成度在60年的时间内已经增加了一千万倍，但是芯片的性能、功耗与成本作为其核心竞争力需要不断推陈出新的先进技术支撑而保持，因此先进工艺中的硅设计（Silicon Success）面临着成本与周期的巨大挑战。

在面积利用率层面，需要不占用或者尽量少占用产品芯片面积，同时能够在如此苛刻的面积下容纳更多的晶体管；在半导体先进工艺制程的推动下，即使满足了上述超高芯片面积利用率的要求，随之而来的测试问题却成为制约晶圆代工厂研发进程和生产效率的关键因素。因此，如何解决超高密度芯片的快速测试问题也已经成为业界迫切需要解决的难题？

 Test Data (dark spots are outliers)

Dense Array技术的成功研发，不仅在技术上解决了制约半导体先进工艺开发的面积和测试速度问题，同时也真正实现了测试速度与精度兼得、效率与质量共存。Dense Array技术能够提供系统化的解决方案，满足先进工艺研发与生产企业的需求，缩短工艺线成熟周期、节约制造成本，使产品顺利上市抢占市场、提高产品竞争优势。

I-V Curve Comparison

对于广立微而言，Dense Array技术实现广立微在芯片良品率与性能提升方向上的重大突破，是广立微的技术与解决方案的一次质的飞跃，为广立微打造了更完善的软硬件生态系统，助力半导体工艺的研发与管控。

技术指标：

广立微的Dense Array技术针对半导体先进工艺对面积利用率以及快速测试的行业痛点研发出了世界首创的解决方案。该技术不仅包含超高密度的测试芯片设计技术，而且对高密度产品芯片和测试芯片的快速测试提出了优异的测试方法与系统。

其具体技术指标如下：

测试芯片中待测器件（DUT）数量超百万，并能够对百万级DUT进行快速测试；

DUT平均密度为10～25um2，10mm2的测试芯片中可容纳106级的DUT数量；

支持标准单元库、SRAM、Pcell类型的DUT；

百万个DUT单点测试仅需30s，测试速度最快可达40000 DUT/s；

测试精度可达到10nA；

测试项包含Idsat、Vtsat、I-V curve数据；

支持连续测试与选择测试两种测试模式；

仅需两层金属即可测试；

能够发现所有open/short 缺陷以及Idsat、Vtsat、Ioff异常点。

关于广立微：

杭州广立微电子有限公司（Semitronix）是一家专为半导体业界提供性能分析和良率提升方案的领先供应商，其成品率解决方案已成功应用于180nm~7nm工艺技术节点。Semitronix提供基于测试芯片的软、硬件系统产品以及整体解决方案，一方面为晶圆代工厂的新工艺制程研发提供整合性的技术服务，包括从早期设计、中后期量产时的可寻址测试结构，直到 yield ramp阶段基于产品版图的测试芯片；另一方面为设计公司提供定制化的测试芯片工具和服务，帮助提高IC设计的可制造性、性能、成品率并缩短产品上市时间。