《电子技术应用》
您所在的位置:首页 > 嵌入式技术 > 业界动态 > 华虹宏力的特色工艺之路

华虹宏力的特色工艺之路

2019-03-30

3月21日,SEMICON China 邀请上海华虹宏力半导体制造有限公司执行副总裁孔蔚然博士做了关于《以创新促发展—华虹宏力特色工艺之路》演讲,孔博士对摩尔定律、华虹宏力特色工艺和技术路线做了详细论述。

以下为全文纪要(听录,仅供投资者参考,具体以公司新闻稿为准):

微信图片_20190330212051.jpg

演讲主要分为三个部分:1. 摩尔定律与特色工艺;2. 华虹宏力的特色工艺(Flash+高压);3. 华虹宏力8+12的技术路线

微信图片_20190330212119.jpg

一、   摩尔定律与特色工艺

CPU芯片上的MOS晶体管数量不断增加,符合摩尔定律发展,随着晶体管尺寸不断scaling,CPU核心的操作电压也随之不断减小,但到了点13工艺后,电压减小停滞,直至FinFet等新技术出现,才得以继续减小。电压不在缩小之后,应用端芯片便逐渐拉开距离,公司8寸技术偏向于电压较高的analog等器件,而逻辑集成度非常高,且逻辑运算随着先进制程节点一直前进,先进制程的出现会淘汰旧制程,但有些实际的应用也不需要太先进的制程技术,否则换算下来的芯片将小到无法封装。

微信图片_20190330212150.jpg

MOSFET是整个IC的核心,但缺乏突破性创新。下面就是一个MOSEFET的剖面图,MOSFET是整个IC的核心,DRAM、3D NAND、Trench MOS、IGBT、FDSOI和FINFET均以MOS为核心器件,MOS问世60年以来,结构原理无本质变化,目前主要依靠光刻机精度减小、采用high K gate oxide和FinFet等技术进行工艺演进,半导体工艺仍缺乏突破性创新。

微信图片_20190330212210.jpg

接下来孔博士介绍了公司的特色工艺,包含数字及存储器类的Logic/Analog,Smart Card和MCU;模拟射频类的BCD、RFCMOS和RF-SOI;分立功率类的Power MOS、IGBT和Deep Trench Super-Junction;传感器类的MEMS等,所有的特色工艺基本都带高压MOS(>6V),正是由于这个高压存在,导致Flash scaling较慢。

微信图片_20190330212920.jpg

孔博士接着介绍Flash在嵌入式中的应用概况,传统主流包括Floating Gate 2T(可以是NMOS或PMOS);SONOS 2T;SONOS 1.5T主要是一家知名日本公司在做,是将两个晶体管叠在一起,即实现了1.5T;Floating Gate SST Split Gate分为ESF1/2/3代;最后是公司自己发明的NORD Flash。新材料存储方面,如RRAM、PCRAM和MRAM等公司目前还没涉及,但公司一直保持关注。

微信图片_20190330213356.jpg

下面是2018年IEDM会议上STM(意法半导体)公司发表的paper截图,他们发明了垂直的1.5T eSTM技术,实现了尺寸进一步缩小。

微信图片_20190330213425.jpg

二、华虹宏力的特色工艺(Flash+高压)

微信图片_20190330214058.jpg

下面是公司特有的技术专利,即将三个晶体管变为一个Floating Gate来实现。电路模型如图中右上方所示,包含一个channel,3个gate,现有的model不支持新的器件结构,不得不采用右下方错误的结构进行数值近似模拟。

公司结构上创新的闪存单元面积优势明显。Flash cell size上领先于NonSelfAligned和SelfAligned单元,在55nm节点下,公司新闪存单元尺寸仅为0.04um2左右。

微信图片_20190330214121.jpg

在平衡闪存单元面积和性能下,公司Focused on Flash_2 cell,同时在IEEE上发表了这些工作,并申请了相关专利。

微信图片_20190330214141.jpg

下图是1.5V单电源下,闪存cell越小,IP核面积不断缩小,512KB中缩小更为明显,Flash IP面积不断优化。

微信图片_20190330214200.jpg

公司另一个创新工作是不断降低制造成本。公司由07年的38层光罩逐渐减少到18年的24层(1.5V+5V+Flash),达到业界领先水平,同时公司认识到光罩层次还未到极限,未来公司会推出极限水平的光罩层次,不断降低制造成本。

微信图片_20190330214220.jpg

总之,公司E-Flash技术发展策略包括以下5点:(1)Device scaling:利用自对准工艺,减少依赖先进光刻;(2)Data Retention:保持90A oxide(可耐受300℃高温烘烤);(3)Endurance:不依赖于ECC;(4)持续简化制程,简化光刻层数;(5)持续寻找新器件结构。

微信图片_20190330214240.jpg

微信图片_20190330214300.jpg

高压器件方面公司销量最好的产品之一便是Super Junction MOSFET。但是高压drain是靠epitaxial,将N-Type与P-Type全耗尽后形成的介质层耐高压。为了精准控制,业界通常使用multi-epitaxial,性能好但是成本很高,而公司是直接进行etch,产品的profile十分美观,排列的将越来越紧。当导通电阻下降一倍,die size也将下降1倍,成本降低。公司产品导通电阻仅0.7平方欧姆,创造了新的记录。

公司最近的新突破是7V Analog,0.35微米5V/7V模拟平台累计出货50万片,并且公司也不断提升其稳定性。

微信图片_20190330214319.jpg

BCD技术竞争激烈,目前公司发展到90nm,紧跟业界的先进水平,公司也会将此推向12寸晶圆制造。

微信图片_20190330214348.jpg

公司最新一代RF-SOI也处于业界高水平,并将紧随市场导向将RF-Switch和LNA进行集成,技术不断推进下,未来甚至可能将PA进行集成。

微信图片_20190330214423.jpg

公司通过多年的实践,大力发展差异化技术不断创新,营收不断增长,2018年总营收接近10亿美金。

微信图片_20190330214444.jpg

公司的发展离不开研发的支撑,到2018年公司授权专利累计超过3000件。

微信图片_20190330214505.jpg

下图是“8+12”的技术路线图,公司有完整的特色工艺平台,以此为基础将继续延伸到12寸来解决产能问题并提供更广阔的技术发展空间,未来将推出更多具有竞争力的差异化技术。孔博士在最后强调,目前8寸晶圆仍然具有较大市场需求以及发展空间。

微信图片_20190330214525.jpg

微信图片_20190330214549.jpg


本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。