当前，移动互联、万物互联、工业4.0、人工智能、自动驾驶、5G网络等一波又一波的革新应用正在推动整个软硬件系统的巨大变革浪潮--从超大规模的数据中心到企业私有数据中心，再到各种领域的边缘计算，对于这些新兴系统中的各个部分，如计算、分析、网络处理、存储以及人工智能的机器学习等都带来前所未有的挑战。

　　如何有效支撑日新月异的新应用，如何满足各种应用急速增长的处理性能需求，如何应对在性能提升的同时带来的能耗大幅增长，如何应对新系统大量部署所带来的成本压力……对于这些层出不穷的挑战，传统的架构已无法有效应对。市场需要一系列全新的解决方案，以应对高性能、灵活和上市时间等方面的不同需求。

　　高性能嵌入式FPGA半导体知识产权领导性企业Achronix半导体公司，日前在北京举行新产品发布会。Achronix公司董事长兼首席执行官Robert Blake、亚太区总经理罗炜亮出席会议并介绍了该公司革新的FPGA产品Speedster7t以及在中国市场的最新进展和策略。

Achronix公司董事长兼首席执行官Robert Blake

　　Speedster7t创造了一类全新的“FPGA+”技术

　　Speedster7t系列基于一种高度优化的全新架构，以其所具有的如同ASIC一样的性能、可简化设计的FPGA灵活性和增强功能，从而远远超越传统的FPGA解决方案，可有效解决高性能计算、网络存储加速、超高带宽网络处理、机器学习等应用面临的挑战。

　　Speedster7t FPGA系列产品是专为高带宽应用进行设计，具有一个革命性的全新二维片上网络（2D NoC），以及一个高密度全新机器学习处理器模块阵列。通过将FPGA的可编程性与ASIC的布线结构和计算引擎完美地结合在一起，Speedster7t系列产品创造了一类全新的“FPGA +”技术。

　　Speedster7t系列产品创造了一类全新的“FPGA +”技术

　　“我们正处于智能化、自学习计算的高增长阶段的早期，这种计算将广泛影响我们日的常生活。”Achronix Semiconductor总裁兼首席执行官Robert Blake表示：“Speedster7t是Achronix历史上最令人激动的发布，代表了建立在四个架构代系的硬件和软件开发基础上的创新和积淀，以及与我们领先客户之间的密切合作。Speedster7t是灵活的FPGA技术与ASIC核心效率的融合，从而提供了一个全新的‘FPGA+’芯片品类，它们可以将高性能技术的极限大大提升。”

　　Speedster7t的三大创新

　　据Robert介绍，Speedster7t FPGA系列产品基于台积电（TSMC）的7nm FinFET工艺，具有革命性的新型二维片上网络（2D NoC）和一系列针对高带宽和人工智能/机器学习（AI / ML）应用进行了优化的新型机器学习处理器（MLP）。Speedster7t器件还具有满足未来AI/ML需求所需的超高带宽接口，包括400G以太网端口、用于数据传输的PCI Express Gen5端口以及用于业界最灵活、低成本、高带宽存储的GDDR6控制器。

　　创新一：新型机器学习处理器（MLP） 为计算性能进行了高度的优化

　　Speedster7t FPGA的核心是其全新机器学习处理器（MLP）中大规模的可编程计算单元平行阵列，它们可提供业界最高的、基于FPGA的计算密度。MLP是高度可配置的、计算密集型的单元模块，可支持4到24位的整点格式和高效的浮点模式，包括对TensorFlow的16位格式的支持，以及可使每个MLP的计算引擎加倍的增压块浮点格式的直接支持。

　　MLP与嵌入式存储器模块紧密相邻，通过消除传统设计中与FPGA布线相关的延迟，来确保以750 MHz的最高性能将数据传送到MLP。这种高密度计算和高性能数据传输的结合使得处理器逻辑阵列能够提供基于FPGA的最高可用计算能力以每秒万亿次运算数量为单位（TOPS，Tera-Operations Per Second）。

　　创新二：世界级的带宽 全球第一款直接加载了GDDR6的FPGA产品

　　高性能计算和机器学习系统的关键之处是高片外存储器带宽，从而为多个数据流提供存储源和缓冲。 Speedster7t器件是唯一支持GDDR6存储器的FPGA，该类存储器是具有最高带宽的外部存储器件。每个GDDR6存储控制器都能够支持512 Gbps的带宽，Speedster7t器件中有多达8个GDDR6控制器，可以支持4 Tbps的GDDR6累加带宽，并且以很小的成本就可提供与基于HBM的FPGA等效存储带宽。

　　除了这种非凡的存储带宽，Speedster7t器件还包括业界最高性能的接口端口，以支持极高带宽的数据流。Speedster7t器件拥有多达72个业界最高性能的SerDes，可以达到1到112 Gbps的速度。还有带有前向纠错（FEC）的硬件400G以太网MAC，支持4x 100G和8x 50G的配置，以及每个控制器有8个或16个通道的硬件PCI Express Gen5控制器。

　　创新三：革命性的2D片上网络（NOC） 实现超高效率的数据移动

　　来自Speedster7t高速I / O和存储器端口的数万兆比特数据很容易淹没传统FPGA面向比特位的可编程互连逻辑阵列的路由容量，而Speedster7t架构包含一个可横跨和垂直跨越FPGA逻辑阵列的创新性的、高带宽的二维片上网络（NOC），它们连接到所有FPGA的高速数据和存储器接口。它们就像叠加在FPGA互连这个城市街道系统上的空中高速公路网络一样，Speedster7t的NoC支持片上处理引擎之间所需的高带宽通信。NoC中的每一行或每一列都可作为两个256位实现，单向的、行业标准的AXI通道，工作频率为2Ghz，同时可为每个方向提供512 Gbps的数据流量。

　　通过在Speedster中实现专用二维 NoC，极大地简化了高速数据移动，并确保数据流可以轻松地定向到整个FPGA结构中的任何自定义处理引擎。最重要的是，NOC消除了传统FPGA使用可编程路由和逻辑查找表资源在整个FPGA中移动数据流中出现的拥塞和性能瓶颈。这种高性能网络不仅可以提高Speedster7t FPGA的总带宽容量，还可以在降低功耗的同时提高有效LUT容量。

　　Speedster7t FPGA可无缝切换到ASIC 用以满足大批量需求

　　Achronix是唯一一家既提供独立FPGA芯片又提供Speedcore嵌入式FPGA（eFPGA）半导体知识产权的公司。Achronix在Speedcore eFPGA IP中采用了与Speedster7t FPGA中使用的同一种技术，可支持从Speedster7t FPGA到ASIC的无缝转换。FPGA应用通常具有必须保持可编程性的功能，而其他固定功能则是专用于特定的系统应用。对于ASIC的转换而言，固定功能可以被固化进ASIC结构中，从而减小芯片面积、成本和功耗。当使用Speedcore eFPGA IP将Speedster7t FPGA转换为ASIC时，与一款独立的FPGA芯片相比，客户有望节省高达50％的功耗并降低90％的成本，同时在性能上可享受高出10倍的带宽和低100倍的延迟。

　　将Speedcore技术嵌入到复杂的器件中，除了直接获得物理上的各项优势，设计人员还可以为其SoC设计增加独有的、长期的价值。Speedcore IP内核将作为可重新配置的协处理器和硬件加速器来支持各种各样的任务，其采用比特位导向（bit-oriented）的FPGA架构，比字段导向（word-oriented）的CPU架构显著更为高效。当集成在基于Arm的SoC中时，这一优势是显而易见的，其中Speedcore eFPGA是一个灵活的、可重构的、用于特定工作负载的硬件加速器，适用于诸如SQL卸载、在线I/O处理、加密、搜索引擎算法性加速和增强多媒体处理等功能。