基于三星5nm工艺的高通骁龙X60基带已发布，台积电下半年也将基于5nm（N5）为苹果代工A14、华为代工麒麟1020等芯片。

显然，这对于仍在打磨14nm并在10nm供货能力挣扎的Intel来说，似乎并不利。

不过，Intel早在2017年就撰文抨击行业内关于流程节点命名的混乱，时任工艺架构和集成总监的Mark Bohr呼吁晶圆厂们建立套统一的规则来命名先进制程，比如晶体管密度。而且以这个标准来看的话，Intel的10nm甚至比竞品的7nm还要优秀。

此后，坊间的挺I派喊出三星、台积电是“假7nm”的口号。

对此，台积电营销负责人Godfrey Cheng做客AMD webinar活动时回应，从0．35微米（350nm）开始，所谓的工艺数字就不再真正代表物理尺度了。他解释，7nm／N7是一种行业标准化术语而已，之后还有N5等等。

他同样认为“需要寻求一种全新的、对工艺节点不同的描述化语言。”

按照Intel的建议，以逻辑晶体管密度（MTr／mm2，每平方毫米的百万晶体管数）来作为定义工艺节点的指标，将扫描触发器和NAND2密度考虑进去，同时报告SRAM单元规模。

     作者：万南