基于硬件仿真器的PCIe接口验证方法的研究和实现
2020年电子技术应用第8期
郝 强
上海高性能集成电路设计中心，上海201204
摘要： PCIe接口是System on Chip (SoC）芯片上使用非常广泛的一种高速接口。因此，在SoC芯片的Register Transfer Level(RTL)级设计开发阶段，对PCIe接口设计的验证显得尤为重要，需要通过不同的验证平台保证PCIe接口设计的功能正确性和性能稳定性。对基于Cadence 硬件仿真器创建的PCIe接口验证平台的方法进行研究，并在某款SoC芯片上实现了该验证流程。实践表明，使用该方法能够较快速地构建验证平台，提供较高的仿真测试性能，同时支持多种调试手段，有效地完成验证目标。
中图分类号： TN47
文献标识码： A
DOI：10.16157/j.issn.0258-7998.209806
中文引用格式： 郝强. 基于硬件仿真器的PCIe接口验证方法的研究和实现[J].电子技术应用，2020，46(8)：77-79.
英文引用格式： Hao Qiang. Research and implementation of verification method for PCIe interface based on emulator[J]. Application of Electronic Technique，2020，46(8)：77-79.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.209806
中文引用格式： 郝强. 基于硬件仿真器的PCIe接口验证方法的研究和实现[J].电子技术应用，2020，46(8)：77-79.
英文引用格式： Hao Qiang. Research and implementation of verification method for PCIe interface based on emulator[J]. Application of Electronic Technique，2020，46(8)：77-79.
Research and implementation of verification method for PCIe interface based on emulator
Hao Qiang
Shanghai Hi-Performance IC Design Center，Shanghai 201204，China
Abstract： The PCIe interface is a kind of high-speed interface widely used on system on chip(SoC). In the register transfer level(RTL) design and development stage of the SoC, it is particularly important to verify the design of the PCIe interface. Different verification platforms are needed to ensure the functional correctness and performance stability of the design. This paper focuses on the method of PCIe interface verification platform based on Cadence emulator, and realizes the verification method with a chip. The practice shows that this method can quickly build the verification platform, provide high emulation performance, support a variety of debugging methods, and effectively complete the verification objectives.
Key words : emulation；PCIe；integrated circuit verification
0 引言
随着集成电路设计技术的不断发展，SoC芯片的功能和性能得到极大的丰富和提升。其中，总线技术的发展起着重大的推动作用。PCIe总线作为系统总线的延伸，使得SoC芯片可以与外部高速设备相连，能够完成多种应用功能扩展[1]。因此，PCIe总线接口成为SoC芯片设计中最为常用的外设接口之一。然而，PCIe总线协议相较于一般慢速的总线协议更为复杂，这就给PCIe接口设计的正确性带了挑战。为此，一般会寻求多种验证方法和手段来力求全面地保证PCIe接口设计的正确性。综合验证平台的高效性和验证场景的多样性考虑，采用基于Cadence硬件仿真器平台的PCIe接口的验证方法突出了开发周期短、运行速度快以及调试手段多的优势，日益成为PCIe接口设计验证最为重要的验证方法之一。本文描述了基于Cadence硬件仿真器对某款SoC芯片的PCIe接口设计进行验证的实现方法和验证环境的创建流程，用以满足该设计的验证需求。
本文详细内容请下载:http://www.chinaaet.com/resource/share/2000002953
作者信息：
郝 强
(上海高性能集成电路设计中心，上海201204)
此内容为AET网站原创，未经授权禁止转载。