《电子技术应用》
您所在的位置:首页 > 电子元件 > 业界动态 > 深度丨“3D堆叠”技术,半导体大厂继续深耕

深度丨“3D堆叠”技术,半导体大厂继续深耕

2022-04-23
来源:Ai芯天下
关键词: 3D堆叠 半导体 CPU

在用于个人电脑和高性能服务器的尖端半导体开发方面,3D堆叠技术的重要性正在提高。

在通过缩小电路线宽提高集成度的微细化速度放缓的背景下,3D技术将承担半导体持续提高性能的作用。

21110149252485.png

微细化技术持续发展

英特尔1971年发布的首款CPU的元件数仅有约2300个;而苹果最新发布的M1芯片元件数达到160亿个,增至约700万倍。

但是,进入2010年代后,线宽接近原子的尺寸,微细化的速度开始放缓。

在此情况下,受到关注的是将多枚芯片纵向堆叠的3D以及横向排列连接的技术,可以不依赖微细化提高半导体的功能。

目前,由于摩尔定律的限制,在提高芯片性能的方向上,研发人员开辟了另外一个新的路径,即利用3D技术通过有效堆叠多个芯片来提高半导体的综合性能。

法国调查公司Yole预测称,包括3D等技术在内的尖端半导体封装的2026年市场规模将增至2021年的1.5倍,达到519亿美元。

随着技术创新,半导体领域将诞生新的火车头,相关市场也有望扩大。

3D堆叠技术出现的原因

现代芯片的功能越来越复杂,芯片尺寸也越来越大,导致工艺技术越来越复杂,由此带来了成本问题:不但制造成本高,设计成本也越来越高。

为了应对这个问题,很多人想到了使用模块化设计方法,即把功能块分离成小型模块,做成一个个高良率、低成本的芯粒,然后根据需要灵活组装起来,即把芯片合理剪裁到各种不同的应用。

而传统的3D IC技术则是将多块芯片堆叠在一起,并使用TSV技术将不同的芯片做互联。

目前,3D IC主要用在内存芯片之间的堆叠架构和传感器的堆叠,而2.5D技术则已经广泛应用在多款高端芯片组中。

现在,抓住先进封装和3D集成提供的机会,芯粒为安全可靠的电子系统设计开辟了新的领域。

通过调整放置在一个芯片封装中的芯粒数量,就可以创建不同规模的系统,大大提升了系统设计的灵活性和可扩展性,同时也大大降低了研发成本,缩短了研发周期。

总体上看,3D堆叠技术在集成度、性能、功耗等方面更具优势,同时设计自由度更高,开发时间更短,是各封装技术中最具发展前景的一种。

当前,随着高效能运算、人工智能等应用兴起,加上用于提供多个晶圆垂直通信的TSV技术愈来愈成熟,可以看到越来越多的CPU、GPU和存储器开始采用3D堆叠技术。

国际大厂们之间的3D堆叠大战

·AMD:AMD宣布全面推出世界首款采用3D芯片堆叠的数据中心CPU,即采用AMD 3D V-Cache技术的第三代AMD EPYC处理器,代号[Milan-X]。

这些处理器基于Zen 3核心架构,进一步扩大了第三代EPYC处理器系列产品,相比非堆叠的第三代AMD EPYC处理器,可为各种目标技术计算工作负载提供高达66%的性能提升。

采用AMD 3D V-Cache技术的第三代AMD EPYC处理器使AMD能够带来业界首个采用3D芯片堆叠技术且专为工作负载而生的服务器处理器。

·台积电:美国加州圣塔克拉拉第二十四届年度技术研讨会上,台积电首度对外界公布创新的系统整合单芯片(SoIC)多芯片3D堆叠技术。

SoIC技术是采用硅穿孔(TSV)技术,可以达到无凸起的键合结构,可以把很多不同性质的临近芯片整合在一起。

能直接透过微小的孔隙沟通多层的芯片,达成在相同的体积增加多倍以上的性能。

·英特尔:困于10nm的英特尔也在这方面寻找新的机会,推出其业界首创的3D逻辑芯片封装技术 Foveros,Foveros首次引入3D堆叠的优势,可实现在逻辑芯片上堆叠逻辑芯片。

英特尔今年7月展现了RibbonFET新型晶体管架构,全新的封装方式可以将NMOS和PMOS堆叠在一起,紧密互联,从而在空间上提高芯片的晶体管密度。

·佳能:佳能正在开发用于半导体3D技术的光刻机,最早在2023年就会面市。

3D光刻机的曝光面积扩大至现有产品的约4倍,佳能是在原基础上改进透镜和镜台等光学零部件,来提高曝光精度,增加布线密度,从而实现3D光刻。

·格芯:格芯宣布推出适用于高性能计算应用的高密度3D堆叠测试芯片,该芯片采用格芯 12nm Leading-Performance (12LP) FinFET 工艺制造。

运用Arm 3D网状互连技术,核心间数据通路更为直接,可降低延迟,提升数据传输率,满足数据中心、边缘计算和高端消费电子应用的需求。

·IME:IME新一代半导体堆叠法,透过面对面和背对背晶圆键合与堆叠后,以 TSV结合,相较台积电和AMD的SRAM堆叠技术,IME新技术更进一步。

·华为:去年华为曾被曝出[双芯叠加]专利,这种方式可以让14nm芯片经过优化后比肩7nm性能,但当时曝光的这种通过堆叠的方式与苹果的Ultra Fusion架构还是有所不同。

虽然同样是指双芯片组合成单个主芯片,但苹果与华为可以说是两种截然不同的方式。

采用面积换性能,用堆叠换性能,使得不那么先进的工艺也能持续让华为在未来的产品里面,能够具有竞争力。

结尾:

如果将各种芯片结合起来的3D技术得到普及,专注于设计的无厂半导体厂商之间、以及与后工序代工企业等的合作将提高重要性。

以3D半导体的开发和制造技术为核心,半导体厂商的行业势力版图有可能发生改变。




1最后文章空三行图片11.jpg


本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。