基于UVM的Wishbone-SPI验证平台设计
2022年电子技术应用第6期
刘森态，庞 宇，魏 东
重庆邮电大学 光电工程学院，重庆400065
摘要： 随着芯片复杂度增加，芯片验证在设计流程中所消耗时间也不断提高。针对传统验证平台重用性差、覆盖率低，通过使用通用验证方法学(Universal Verification Methodology，UVM)设计Wishbone-SPI验证平台，用UVM组件灵活地搭建验证平台，完成标准的验证框架，设计受约束随机激励，自动统计功能覆盖率。仿真结果显示，该验证平台功能覆盖率达到100%，并表明该平台具有良好的可配置性与可重用性。
中图分类号： TN402
文献标识码： A
DOI：10.16157/j.issn.0258-7998.212337
中文引用格式： 刘森态，庞宇，魏东. 基于UVM的Wishbone-SPI验证平台设计[J].电子技术应用，2022，48(6)：36-41.
英文引用格式： Liu Sentai，Pang Yu，Wei Dong. Design of Wishbone-SPI verification platform based on UVM[J]. Application of Electronic Technique，2022，48(6)：36-41.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.212337
中文引用格式： 刘森态，庞宇，魏东. 基于UVM的Wishbone-SPI验证平台设计[J].电子技术应用，2022，48(6)：36-41.
英文引用格式： Liu Sentai，Pang Yu，Wei Dong. Design of Wishbone-SPI verification platform based on UVM[J]. Application of Electronic Technique，2022，48(6)：36-41.
Design of Wishbone-SPI verification platform based on UVM
Liu Sentai，Pang Yu，Wei Dong
Chongqing University of Posts and Telecommunications，Chongqing 400065，China
Abstract： As the complexity of the chip increases, the time it takes to verify the chip in the design process continues to increase. Aiming at the poor reusability and low coverage of traditional verification platforms, this paper uses Universal Verification Methodology(UVM) to design the Wishbone-SPI verification platform, uses UVM components to flexibly build the verification platform, completes the standard verification framework, and designs constrained random stimulus, automatically counting function coverage. The simulation results show that the functional coverage of the verification platform reaches 100%, and shows that the platform has good configurability and reusability.
Key words : UVM；SPI；Wishbone；verification platform
0 引言
基于TestBench的传统芯片验证方法，对人员的验证经验要求高，且平台可移植性差，难达到预期覆盖率，不适于快速迭代芯片设计市场[1]。目前，UVM已是IC验证领域主流的方式，它由SystemVerilog语言编写，具有面向对象(Object Oriented Programming，OOP)的特点，拥有丰富的组件和基类，完善的通信机制，继承并克服开源验证方法(Open Verifcation Methodology，OVM)没有寄存器的解决方案，可以根据验证需求，快速地搭建工程[2-3]。
串行外设接口SPI(Serial Peripheral Interface)是由Motorola公司定义一种单主机多从机全双工的模式通信，协议标准下由主入从出数据线(Master Input Slave Output，MISO)、主出从输入数据线(Master Output Slave Input，MOSI)、串行时钟信号线(Serial Clock，SCK)和从机选择信号线(Slave Select，SS)共4种引脚组成。该接口可与模数转换器DAC、数模转换器DAC和外部存储器等芯片通信，是SoC(System on Chip)最主要的外设接口之一。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004416。
作者信息：
刘森态，庞 宇，魏 东
(重庆邮电大学 光电工程学院，重庆400065)
此内容为AET网站原创，未经授权禁止转载。