文献标识码： A
DOI：10.16157/j.issn.0258-7998.212423
中文引用格式： 陶青平，尚国庆，朱清. ZYNQ在SoC IP验证方案的设计与实现[J].电子技术应用，2022，48(10)：83-86.
英文引用格式： Tao Qingping，Shang Guoqing，Zhu Qing. Design and implementation for SoC IP unit test based on ZYNQ[J]. Application of Electronic Technique，2022，48(10)：83-86.
0 引言
SoC是一种集成化芯片，相比于传统的芯片，SoC芯片有着很多的优势，它拥有可靠性高、体积小、功耗低、集成度高等特点[1]。现在很多智能设备中都有它的身影，如手机处理器芯片华为的麒麟9000、高通的骁龙888等，甚至一些定制化特殊需求的芯片也都采用SoC技术。SoC的硬件通常基于IP模式设计[2]，所以SoC的流行同时也催生了各种各样的IP设计，尤其带有标准总线协议的IP，可方便地嵌入到SoC芯片中。在SoC设计中，片上总线的概念[3]相当重要，目前比较常见的几种总线有：AXI总线[4-5]，目前应用最广泛的、高性能的片上总线；AHB总线，目前应用最为广泛的高性能低功耗总线，ARM的Cortex-M系列大多采用这种总线；APB总线，主要应用于低带宽周边外设之间，如UART、SPI等。
众所周知，既然SoC的设计离不开IP的支持，在这些IP在未集成到SoC之前，需要对其进行验证仿真。尤其那些带有总线接口的IP，验证者除了要了解这个IP的功能，还必须对各种总线协议比较熟悉，这无疑增加了验证的困难。传统的方案是MCU+FPGA实现方案，或者类似FPGA原型验证的架构[6]。不仅要求在设计硬件上有很高的要求，如MCU与FPGA之间的通信，尤其是并行通信方式[7]，而且有可能会要求验证者将一些总线协议进行转换，如XINTF转成APB总线协议、EMIF接口转成APB总线协议等，这就对验证者的技术提出了更高的要求。原型验证架构方式还需要搭载一个核的实现，不够便捷。通过上述分析，发现一般传统的方案对硬件和软件的设计能力要求都比较高，而且任何一方有问题的话，调试起来也比较费时费力，甚至有可能导致硬件重做，耽误项目进度。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000004964。
作者信息：
陶青平，尚国庆，朱 清
(中国电子科技集团公司第五十八研究所，江苏 无锡214035)
