据韩媒报道，三星 3nm 工艺存在重大问题，试产芯片均存在缺陷，良品率 0%。报道还指出，由于 3nm 工艺的 Exynos 2500 芯片因缺陷未能通过质量测试，导致后续 Galaxy Watch 7 的芯片组也无法量产。

当三星的 3nm 工艺还被困于良率难自解时，台积电的 3nm 工艺已经可以养家了。台积电方面表示，2023 年第四季度的营收得益于 3nm 工艺产量的持续强劲增长。

在 3nm 先进制程工艺上，三星暂时做不到遥遥领先。

三星深陷新技术 台积电的 3nm 已能养家

Exynos 2500 是一款基于三星 3nm 工艺制程的芯片，其设计目标是为了满足高端设备的需求。

据报道，Exynos 2500 将沿用上一代的 10 核 CPU 架构，同时引入全新的 Cortex-X5 核心。Exynos 2500 的升级之处在于它将采用 Cortex-X5 和 Cortex-A730 核心，相比 Exynos 2400 的 Cortex-X4 和 Cortex-A720，性能预计将有显著提升。

遗憾的是，Cortex-X5 和 Cortex-X4 的时钟频率差异微乎其微，测试频率在 3.20GHz 和 3.30GHz 之间。具体取决于三星的最终决定，最终可能只会有 100MHz 的微小提升，甚至完全没有区别。

报道指出，由于 Exynos 2500 芯片试产失败，三星推迟了大规模生产。这一事件对于三星来说无疑是一次重大的挫败，尤其是在其与台积电在半导体工艺制程领域的竞争日益激烈的情况下。目前尚不清楚三星是否有能力及时解决这个良率问题。

值得一提的是，作为晶圆代工领域的重量级玩家，三星此前在 3nm 制程方面进展并不慢于台积电，双方在 3nm 芯片订单上展开激烈的竞争和碰撞。

2022 年 6 月 30 日，三星宣布其基于 3 纳米制程工艺节点的芯片已经开始初步生产。同年 7 月，三星电子举行 3 纳米芯片晶圆代工量产出厂仪式，彼时，三星电子晶圆代工事业部自信地表示：" 我们将凭借创新的技术力量，向世界前列迈进 "。

2023 年 5 月初，三星方面称，在节点开发阶段，其生产良率可维持在 60-70% 的范围内。且其彼时已向各大无晶圆厂半导体设计公司送样，以此彰显对性能验证的信心。

2024 年 2 月，韩媒报道称，三星 3nm 工艺存在重大问题，试产芯片均存在缺陷，良品率 0%。

反观台积电，其在先进制程的步伐非常稳健。

2022 年 12 月 29 日，台积电布 3nm 芯片即日起开始量产。2023 年以来，基于台积电 3nm 制程工艺的芯片已陆续发布，如联发科天玑 9400 芯片、A17 Pro 等。

另据 Money DJ，台积电明年的 3nm NTO 芯片设计定案（New Tape-Outs，NTOs）数量激增，除了传统客户联发科、AMD、英伟达、英特尔、高通外，特斯拉也确认加入 N3P 客户名单，预计将以此生产次世代 FSD 智驾芯片。

一般而言，采用更先进制程工艺制造的芯片，性能会有提升，功耗会降低，面积会缩小，这样综合成本就更低，且采用新工艺将给予芯片设计公司更大的平台发挥空间。也正因此，高通、苹果、英伟达等大公司相对青睐先进制程制造的芯片。

不过，当前基于三星 3nm 制程工艺的芯片在量产商用上仍遥遥无期。这也意味着，该领域将在一段时期内被台积电垄断，其中的利润不用多说。

根据分析师 Dan Nystedt 提供的消息，2023 年下半年开始，3nm 制程工艺打造的晶圆已经开始在台积电的出货列表上，并且在第四季度大幅提升，仅仅两个季度就为台积电贡献了 29.43 亿美元（根据 4 日汇率，约 210 亿元人民币）。

台积电方面表示，2023 年第四季度的营收得益于 3nm 工艺产量的持续强劲增长。

显然，3nm 制程工艺已经成了台积电高效的印钞机，三星羡慕不来。

3nm 极限争夺战

为何三星和台积电在 3nm 制程工艺上的表现差那么多？

这或与双方在技术路线等多方面的选择上有诸多关系。

目前，已经实现量产的 3nm 制程工艺方面，全球主要玩家只有三星和台积电。之所以会如此，是因为制程工艺的迭代发展受制于资本和技术，其研发和生产成本逐代上涨。

根据市场研究机构 International Business Strategies（IBS）此前的数据，3nm 芯片的设计费用约达 5-15 亿美元，兴建一条 3nm 产线的成本约为 150-200 亿美元。这意味着只有超级大企业才有本钱和底气。

三星虽是晶圆代工领域的后进者，却一心与老大哥台积电较高低。也正因此，在种种因素推动下，其在 3nm 工艺的技术路线选择上也迥异于台积电，试图实现弯道超车。

随着芯片制程的进一步微缩，3D FinFET 也将迎来它的极限，鳍片距离太近、漏电重新出现，物理材料的极限都让 3D FinFET 晶体管难以为继。

此前业界认为，3nm 便是 3D FinFET 技术路线的极限。不过，台积电技术实力强大，风格偏向稳健，所以仍在 3nm 制程工艺选择 FinFET 技术，而一门心思想弯道超车的三星则直接上了新技术—— GAA。

GAA（Gate-All-Around ，是一种环绕式栅极技术晶体管，也叫做 GAAFET） 的这种设计也可以解决原来鳍片间距缩小的问题，并且在很大程度上解决栅极间距缩小后带来问题，例如电容效应等。

三星 3nm GAA 技术采用了更宽通的纳米片，与采用窄通道纳米线的 GAA 技术相比能提供更高的性能和能耗比。

3nm GAA 技术上，三星能够调整纳米晶体管的通道宽度，优化功耗和性能，从而能够满足客户的多元需求。与三星 5nm 工艺相比，第一代 3nm 工艺可以使功耗降低 45%，性能提升 23%，芯片面积减少 16%；而未来第二代 3nm 工艺则使功耗降低 50%，性能提升 30%，芯片面积减少 35%。

但台积电基于旧技术路线的 3nm 工艺也不差。据悉，目前台积电的 3nm 工艺家族包括四个版本，分别是基础的 N3、成本优化的 N3E、性能提升的 N3P 和高压耐受的 N3X。

根据台积电的数据，与 5nm 工艺相比，N3E 可以在相同频率下降低 32% 的功耗，或者在相同功耗下提高 18% 的性能。而相较于 N3E，N3P 则可以在相同功耗下提高 5% 的性能，或者在相同频率下降低 5%~10% 的功耗。同时，N3P 还可以将晶体管密度提高 4%，达到 1.7 倍于 5nm 工艺的水平。

新的技术路线虽能到达旧技术到不了的地域，但却意味着更多的风险，更多的未知，以及更多的成本。

此前，三星透露其自家 3nm GAA 的研发成本比 5nm FinFET 更高，有可能超过 5 亿美元。

另外， GAA 技术的工艺制造难度也不低。最难的地方自然是如何让栅极环绕源极和漏极的纳米线，这里面的工艺极其复杂，也只有对 FinFET 技术炉火纯青的半导体巨头才能应对这样的技术挑战。此外，新工艺对工具的要求也不低，和 GAA 技术配套的 EUV 极紫外光刻技术也需要进一步成熟，解决光刻功率不够以及光子噪音等问题。

据外界猜测，台积电切入 GAA 技术的时间相对晚于三星，有一部分原因也是为产业链平稳过渡考虑，且新技术的优势相较于旧技术并不明显，还要求新设施和新工厂。但这并不意味着，台积电会一直守着 FinFET 技术路。根据外界的消息，台积电会在 2nm 节点上采用 GAA 技术。