《电子技术应用》
您所在的位置:首页 > EDA与制造 > 业界动态 > 三星谋划3D堆叠内存:10nm以下一路奔向2032年

三星谋划3D堆叠内存:10nm以下一路奔向2032年

2024-04-07
来源:快科技

3D晶体管正在各种类型芯片中铺开,3D DRAM内存也讨论了很多年,但一直没有落地。如今三星公开的路线图上,终于出现了3D DRAM。

三星的DRAM芯片制造工艺目前处于1b,后续还有1c、1d,都是10nm级别。

再往后的10nm以下节点,将分别命名为0a、0b、0c、0d,其中打头的0a工艺预计2027年底-2028年初量产(月产能超过2万块晶圆),0d则要到2032年。

就在进入10nm之后,三星将全面开启3D内存时代,首先引入VCT(垂直通道晶体管),看起来应该是基础的FinFET类型,而非更先进的GAA。

大约2030-2031年的时候,三星将升级到堆叠DRAM,将多组VCT堆在一起,从而获得更大容量、更高性能,看起来还会引入电容器作为辅助。

1.jpg

2.png


杂志订阅.jpg

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。