《电子技术应用》
您所在的位置:首页 > 嵌入式技术 > 设计应用 > 基于FPGA的LVDS多通道视频流自动校准设计与实现
基于FPGA的LVDS多通道视频流自动校准设计与实现
电子技术应用
陈宁1,谯谊1,雷伟林2,杜柏峰2,赵阳生2
1.利亚德集团 智能显示研究院;2.中国石油大学(北京) 信息科学与工程学院/人工智能学院
摘要: 基于Micro-LED产品系列,设计了一种基于FPGA的LVDS自动校准多通道视频流传输系统。系统平台外挂GSV2011解码芯片,把解码得到的2K@120 Hz/4K@60 Hz视频流信号,通过自定义封装为80 bit数据推送到LYDNT27001恒流源显示驱动芯片。系统中视频流数据传输涉及多级FPGA芯片数据传输,使用LVDS低压差分传输技术,在数据流传输过程中找到参考端和监视端信号,从而去调节SerDes中数据位对齐和采样稳定性的问题。该系统视频流数据通过LVDS多通道传输,传输速率可达10 Gb/s。此试验工程表明,该系统能够稳定、可靠、高效工作,具备一定的工程实用价值。
中图分类号:TP274 文献标志码:A DOI: 10.16157/j.issn.0258-7998.244839
中文引用格式: 陈宁,谯谊,雷伟林,等. 基于FPGA的LVDS多通道视频流自动校准设计与实现[J]. 电子技术应用,2024,50(6):84-88.
英文引用格式: Chen Ning,Qiao Yi,Lei Weilin,et al. Design and implementation of automatic calibration with LVDS multi-channel video stream based on FPGA[J]. Application of Electronic Technique,2024,50(6):84-88.
Design and implementation of automatic calibration with LVDS multi-channel video stream based on FPGA
Chen Ning1,Qiao Yi1,Lei Weilin2,Du Baifeng2,Zhao Yangsheng2
1.Leyard Group, Intelligent Display Research Institute;2.School of Information Science and Engineering / School of Artificial Intelligence, China University of Petroleum (Beijing)
Abstract: Based on the Micro-LED product series, this experimental project has designed an FPGA-based LVDS automatic calibration for the multi-channel video stream transmission system. The system platform is equipped with an external GSV2011 decoding chip, which converts the obtained 2K@120 Hz/4K@60 Hz video stream signals into 80-bit data package according to custom specifications, and then pushes them to the LYDNT27001 constant current source display driver chip. In thise system, the video stream data transmission involves multiple levels of FPGA chip data transfer, utilizing LVDS low-voltage differential transmission technology. In order to adjust the data bit alignment and sampling stability issues with the SerDes, the reference and monitor signals are identified during the process of data stream transmission video stream data of this system transmits through LVDS multiple channels, which can achieve a transmission rate of up to 10 Gb/s. This experimental project demonstrates that the system can operate stably, reliably, and efficiently, therefore it has certain practical value in engineering field.
Key words : FPGA;LVDS;SerDes;Micro-LED;automatic calibration

引言

随着信息时代的蓬勃发展,显示行业需求的提高,主流显示技术QLED、MiniLED、OLED,逐渐被新一代Micro-LED微显示器技术所取代。Micro-LED具有高分辨率、高色域、高稳定性、低功耗、尺寸小、寿命长等诸多优点,已成为工业界研究的热点[1-3]。市场上Micro-LED恒流源驱动芯片能够搭载高分辨率的视频流数据。这意味着视频流传输需要更大的带宽,更高的传输速率。

在高速通信领域中一般采用串行/解串器SerDes技术去做多通道并行通信,SerDes处理信号走LVDS差分端口。通过LVDS低压差分技术传输信号,LVDS比传统接口有较低的电压摆幅,较强的抗干扰能力,较高的传输速率等优点[4]。由于是高速传输,时钟的采样具有不稳定性和数据位对齐等问题。传统的处理方法是通过在PC编写软件对采集的数据进行比较,从而确保通道采样的正确性[5],通过上位机采集,使得系统设计更为复杂,调节通道中数据位对齐需要一个个数据测试,时间较长。随着芯片技术的发展,现在高端FPGA芯片中具有GT收发器硬核资源,把数据和时钟绑定在一起,通过特殊的编码方案(例如8B/10B编码方案)传输到接收端,确保通道中数据的正确性[6-9],但是芯片成本较高,在工程应用上浪费资源。也有通过眼图去观察数据的采样率,确保通道中数据能够被正确接收[10]。本系统采用Xilinx FPGA xc7s15芯片,该芯片不具备GT收发器等资源。由于无法将时钟和数据绑定到同一通道,因此在PCB硬件走线时会有差分时钟线和差分数据线。具体来说本系统设计方案主要体现在以下几个方面:(1)通过Xilinx原语去把串行数据转换为并行数据,差分时钟转为单端时钟,并且用单端时钟去采样通道数据;(2)通过寻找参考端和监视端自适应去调节BITSLIP数据位对齐模块和采样稳定性IDELAY模块;(3)把采样得到的数据推送到恒流源芯片中。本系统在节省芯片购买成本的同时,保证了视频流数据能够高效、可靠、稳定地传输,具备实际工程应用价值。


本文详细内容请下载:

https://www.chinaaet.com/resource/share/2000006036


作者信息:

陈宁1,谯谊1,雷伟林2,杜柏峰2,赵阳生2

(1.利亚德集团 智能显示研究院,北京 100089;2.中国石油大学(北京) 信息科学与工程学院/人工智能学院,北京 102249)


Magazine.Subscription.jpg

此内容为AET网站原创,未经授权禁止转载。