Stratix II器件的外部存储器接口选择
2008-07-09
作者：Paul Evans
用户在实现DDR或者DDR2 SDRAM接口时，怎样选择合适的Altera?Stratix?II、Stratix II GX和HardCopy?II器件的外部存储器接口" title="存储器接口">存储器接口方案，一般有两种选择：
有两种选择：
(1)新的altmemphy宏功能(支持Altera的高性能" title="高性能">高性能DDR/DDR2 SDRAM控制器或者用户控制器)。
(2)已有的集成静态数据通路和控制器(例如，DDR和DDR2 SDRAM控制器MegaCore?功能)。
表1简要介绍了其他Altera FPGA系列对新的altmemphy宏功能以及已有的MegaCore功能的支持。
1 Altmemphy + 控制器与已有的静态时序结合的数据通路和控制器IP
已有内核采用静态时序分析、提供集成数据通路和控制器的方案，但是限于在267MHz(533Mbps)频率下工作。
新的altmemphy宏功能采用分离PHY和控制器的方法。PHY自动校准，然后跟踪电压和温度变化，支持Stratix II器件工作在333MHz(667Mbps)频率下(Stratix III器件是400MHz)。定义良好的控制器接口支持专用控制器开发。Altera公司建议所有新的Stratix II设计尽可能使用新的自校准PHY，而altmemphy宏功能使用高性能控制器或者单独的定制控制器。
2 新的自校准PHY的优点
自校准PHY明显比已有的存储器接口控制器" title="接口控制器">接口控制器的MegaCore功能强大。自校准PHY在启动时进行校准，能够补偿FPGA和外部存储器的工艺变化。而且，自校准PHY可以跟踪并消除FPGA的电压和温度变化，维持工艺、电压和温度的最大设置，保持余量不变。对于工作在频率为200MHz(400Mbps)以上的接口，自校准PHY比已有方案使用更少的PLL。
3 200MHz以上(反馈PLL设计)
虽然已有内核能够支持267MHz(533Mbps)频率工作，Altera公司还是强烈建议使用altmemphy。因为已有内核的性能如果要超过200MHz，DDR2 SDRAM接口必须使用反馈PLL模式，且2-PLL方案要求手动设置，进行编译迭代。而新的自校准PHY释放了一个PLL，自动选择重新同步和后同步相位。
4 弃旧用新
不同方案的外部存储器接口(DDR/DDR2 SDRAM)引脚并没有变化，但新老方案的内部引脚有所不同。需要特别指出的是，目前的altmemphy只适用于半速率方案(参见后面对“半速率”的解释)。在实际中，这意味着用户侧读写总线宽度是已有内核的一倍。Quartus?II 7.1将支持全速率方案。采用新的自校准PHY时需要对现有系统逻辑进行部分改动，但是采用新的自校准PHY其优点要远远大于对系统级逻辑的微小改动。
5 移植
Stratix II的现有存储器接口设计可以移植到Stratix III器件。但是，Altera公司强烈建议进行更新。如果出于某种原因，您不能使用新的自校准PHY，希望移植现有设计，请联系您当地的销售代表，了解更详细的信息。如果使用自己的控制器，则可以利用altmemphy宏功能，将已有数据通路更新为自校准PHY。
6 工作频率
图1所示为新的altmemphy(外部和用户侧)和已有内核方案的工作频率" title="工作频率">工作频率。
7 半速率和全速率
图2所示为全速率和半速率控制器处理数据时，数据通路宽度和频率的不同之处。实例显示了一个200MHz(400Mbps) 频率的DDR接口。
半速率和全速率的定义如表2所示。
传统的半速率和全速率方案的对比如表3所示。
半速率只要求逻辑频率为外部存储器接口的一半，从而简化了内部设计。然而，半速率方案的延迟要大于已有的和全速率方案。半速率还要求内部数据总线宽度是已有的和全速率内部数据总线的一倍。
如果应用半速率方案，引脚应该比内部逻辑设计以更大的速率触发的情况。例如，Nios?II处理器为100MHz，数据宽度为32位，若使用全速率或者已有的方案，DDR接口可运行在100MHz、数据宽度为16位的条件下；而使用半速率方案，DDR接口可运行在200MHz、数据宽度为8位的条件下。维持与上面相同的带宽，Nios II处理器，在100MHz时，仍然能够采用16位数据宽度工作。或者外部DQ存储器接口宽度保持16位不变，100MHz时内部宽度为64位(与全速率方案相同的DQ引脚数量)，即在内部逻辑频率受限、外部引脚数量给定时，半速率方案支持的带宽要加倍。
8 HardCopy II器件
Quartus II软件6.1的altmemphy不支持HardCopy II器件。Quartus II软件7.1将开始支持HardCopy II器件的altmemphy。
9 选择流程图
当要为设计选择最合适方案时，可以把图3当做决策树。
Stratix II系列器件为低延迟" title="低延迟">低延迟和高频应用提供了丰富的外部存储器接口。本技术摘要综合对比了各种选择，帮助您选择最合适的解决方案。