《电子技术应用》
您所在的位置:首页 > 模拟设计 > 设计应用 > DSP与数据转换器协同工作考虑的10大因素
DSP与数据转换器协同工作考虑的10大因素
摘要: 假设您接到一项工作任务,设计一套由DSP与DAC与ADC等模拟器件组成的信号处理系统。如果您考虑到几个重要因素,工作就会非常简单。下面就来谈谈设计工作中应该考虑的这几个因素。
Abstract:
Key words :

假设您接到一项工作任务,设计一套由DSP与DAC与ADC等模拟器件组成的信号处理系统。如果您考虑到几个重要因素,工作就会非常简单。下面就来谈谈设计工作中应该考虑的这几个因素。

  详细了解应用类型

  第一步需要了解应用类型。对于控制型应用,既需要应对突发的大量数据处理情形,也要考虑间歇的闲置状态;而对于音频应用,则需要处理连续数据流的能力。了解应用的具体需求将有助于选择适当的接口和正确的数据读取方法。

  评估系统速率

  第二步需要了解数据采样的速率。举例来说,音频系统可能是一部CD播放机,采样率为96kHz,也可能是电话语音系统,采样率仅为8kHz。当然,也可能是其他系统,如ADSL质量测量应用,采样速率高达10MSPS,或者是称重应用,每秒只要16次采样就足够了,但要求具备较高的分辨率(如24位)。了解此方面信息,将有助于开展下一步工作,即选择正确的DSP接口。

  选择正确的DSP接口

  了解了应用及速率要求后,就对采用哪种DSP接口有了一定的认识。大多数音频设备均使用特定类型的串行接口,不过高速应用则要求并行接口。当采样速率为10MSPS、分辨率 为12位时,如果采用串行接口,其端口的速率要达到120MHz才能从转换器向DSP发送数据。这一要求大大超过了大多数50MHz串行端口的处理能力。若使用并行接口,则总线上信号交换的频率为10MHz,速率显著降低,因此处理起来非常简单。

  在选择接口时,还要考虑的另一问题就是,并行总线能否满足所需的数据速率要求,或者说并行总线芯片在满足程序与系数要求后是否已经达到了满负荷。如果是的话,不妨考虑在DSP与转换器之间插入FIFO。

  确定握手模式

  一旦选择了DSP接口,下一步就要考虑转换器与DSP之间的握手模式(handshakemode)。大多数转换器在发出新的数据字之前都会给出某种类型的转换结束(EOC)信号。处理器使用上述信号的方式有两种:一是轮询(poll);二是用其作为中断。

  使用EOC信号作为中断具有一定优势,因为CPU不会被轮询标记占用,因此在获得数据前不会打断CPU的正常工作。不过,如果转换器等待处理特定的协议来读取数据,比如转换器发出转换结束信号后又需要读取命令来检索数据,每个读取命令都会触发新的中断,那么就会造成过多的开销,得不偿失。在这种情况下,轮询的方法就具有明显的优势了。

  如果中断时延非常重要的话,那么使用轮询方式就更具优势。轮询可确保信号响应速度更快,这比进入中断服务例程要快得多。如果数据检索有短暂时隙(narrowtimeslot),那么采用轮询方式也是有利的。

  确定传输模式

  下一步就是实际收集数据的工作了。收集数据有两种方法,各有千秋。第一种方法是采用DSP的DMA(直接存储器存取)控制器,可使传输与转换器的转换结束标记同步,并使CPU不用承担传输工作,因为数据阵列的填充是在后台完成的,传输完成后再通知CPU。

  不过,这种方法只有在进行直接传输的情况下才有效。如果数据转换器在检索数据时需要某些复杂的机制,那么DMA就不太有效了。

  在这种情况下,应让CPU参与传输工作。尽管服从特殊的协议相当简单,但必须使用大量的CPU资源来收集数据。如果中断率非常高,那么CPU可能很难有时间再去执行数据收集之后的算法了。

  是否采用数据猝发

  假设数据转换器连接至DSP的并行总线,该并行总线在存储器存取(读取正在执行的数据)和I/O存取(读取采样)之间需要几个周期的转换,而且数据转换速率非常高,因此,转换常常是必需的,几乎每次采样读取都要进行转换。

  如果一步就能读取多个数据字,且不用每次都进行数据总线交换,肯定是非常有价值的。在这种情况下,不妨考虑在数据转换器与DSP之间采用FIFO。一旦FIFO达到一定的水平即中断DSP,达到一定数量的数据字一步完成传输,这就大大降低了总线转换的开销。

此内容为AET网站原创,未经授权禁止转载。