本次主要想探讨阻性/感性/容性/电流型负载对驱动的要求，与大家分享，请网友看看有何不足，先看一个图吧，FET的等效模型是：
用它做成的半桥；就成了这样的一个电路：
空载开关时；电路变成这两个工作模式：
上图是高边开关；低扁关断状态。下图是低边开关；高边关断状态。两个状态组成一完整开关周期。这个现象会导致半、全桥空载时发热。它不仅发生在开路状态；而且还会发生在容性负载和硬开关电路里。适当的控制“开”的速度；防制上下之通是必要的。
高端FET开关状态下；导通再关闭后，由于CDS1、CDS2的电容储能，Q1关断；输出仍为+Vbus。此时；Q1栅电压为0V，但是；Q1并没因此而承受电压。即Q1是零电压关断；关断过程；栅电压没有平台！没有弥勒效应区！经过一段死区时间后；低端FET导通，此时此刻；高端早已关断的FET的D-S终于承受了电压！虽然是空载；但在这过程中发生了一系列的电压电流变化，看图解！
高边FET导通后；向Cds2充电/Cds1放电，输出达到正电源电压。FET关断时；由于电容无放电回路（Q2断），电容电压保持不变，Q1零压管断（无弥勒效应）。Q1关后；仍由于电容做用而不承受电压。
用正驱动脉冲开启Q2，当栅电压达到门坎时；Q2开始通。Cds2短路放电；Cds1充电。显然；Q2是硬开通。Q1此时开始实质性承受电压。由于Cdg1的充电；导致在Q1驱动栅电阻上产生电压。当感应电压达到门坎时；Q1/Q2瞬间发生上下直通
半个周期描述结束，在此思考下半个周期的工作过程。
低端的管子是硬开通软关断；高端皆然。这里引用网友helen闸的实测波形，供大家讨论。注意：“ON”是；有明显的弥勒效应平台，“OFF”时；没有。（电源网原创转载注明出处）
阻性负载：
大体和容性相当，只是半桥输出在死区时间里；电压是电源电压的一般（如果同同样的FET做的半、全桥的话）。
由于FET在关断后；没有承受所有电压，FET实际的弥勒效应略微减小。看这图：
现实负载中；除了电容/电感/电阻性负载外。还有一类负载；叫高分布参数负载。如大功率PFC/电机/PDP驱动等等。它们大体可以等效成这样两种拓朴（单级或多级链接）
当你用方波驱动这样的负载时；电压或电流高/射频分量会发生反射。地线上充满梳装噪音，在方波沿上；同时跳动着电流尖刺。驱动速度越高；间刺越大。（这和我们用不同阻抗同轴电缆连接电视；而产生重影是一个道理）如果拉开波型；可以发现，第一个电流尖峰是最高且冒似正弦。这个现实的脉冲电流就是这个网络产生的。
用示波器看。将探头和地线夹短在一起时；测得的噪音；主要是共模分量。用探头和地线夹夹在地线的不同部位测得的是差/共模噪音之和。用示波器看时；要求它有至少100M以上的带宽。低于10M，大多数噪音将看不见，低于1M时；一切都干净了本次主要想探讨阻性/感性/容性/电流型负载对驱动的要求，与大家分享，请网友看看有何不足，先看一个图吧，FET的等效模型是：
用它做成的半桥；就成了这样的一个电路：
空载开关时；电路变成这两个工作模式：
上图是高边开关；低扁关断状态。下图是低边开关；高边关断状态。两个状态组成一完整开关周期。这个现象会导致半、全桥空载时发热。它不仅发生在开路状态；而且还会发生在容性负载和硬开关电路里。适当的控制“开”的速度；防制上下之通是必要的。
高端FET开关状态下；导通再关闭后，由于CDS1、CDS2的电容储能，Q1关断；输出仍为+Vbus。此时；Q1栅电压为0V，但是；Q1并没因此而承受电压。即Q1是零电压关断；关断过程；栅电压没有平台！没有弥勒效应区！经过一段死区时间后；低端FET导通，此时此刻；高端早已关断的FET的D-S终于承受了电压！虽然是空载；但在这过程中发生了一系列的电压电流变化，看图解！
高边FET导通后；向Cds2充电/Cds1放电，输出达到正电源电压。FET关断时；由于电容无放电回路（Q2断），电容电压保持不变，Q1零压管断（无弥勒效应）。Q1关后；仍由于电容做用而不承受电压。
用正驱动脉冲开启Q2，当栅电压达到门坎时；Q2开始通。Cds2短路放电；Cds1充电。显然；Q2是硬开通。Q1此时开始实质性承受电压。由于Cdg1的充电；导致在Q1驱动栅电阻上产生电压。当感应电压达到门坎时；Q1/Q2瞬间发生上下直通
半个周期描述结束，在此思考下半个周期的工作过程。
低端的管子是硬开通软关断；高端皆然。这里引用网友helen闸的实测波形，供大家讨论。注意：“ON”是；有明显的弥勒效应平台，“OFF”时；没有。（电源网原创转载注明出处）
阻性负载：
大体和容性相当，只是半桥输出在死区时间里；电压是电源电压的一般（如果同同样的FET做的半、全桥的话）。
由于FET在关断后；没有承受所有电压，FET实际的弥勒效应略微减小。看这图：
现实负载中；除了电容/电感/电阻性负载外。还有一类负载；叫高分布参数负载。如大功率PFC/电机/PDP驱动等等。它们大体可以等效成这样两种拓朴（单级或多级链接）
当你用方波驱动这样的负载时；电压或电流高/射频分量会发生反射。地线上充满梳装噪音，在方波沿上；同时跳动着电流尖刺。驱动速度越高；间刺越大。（这和我们用不同阻抗同轴电缆连接电视；而产生重影是一个道理）如果拉开波型；可以发现，第一个电流尖峰是最高且冒似正弦。这个现实的脉冲电流就是这个网络产生的。
用示波器看。将探头和地线夹短在一起时；测得的噪音；主要是共模分量。用探头和地线夹夹在地线的不同部位测得的是差/共模噪音之和。用示波器看时；要求它有至少100M以上的带宽。低于10M，大多数噪音将看不见，低于1M时；一切都干净了。
这时候；大体有三种选择：
1）串低分布参数的电感，使分布电容的作用减到最小。
它对负载端的分布参数抑制有效；对FET自身寄生电容没作用。
2）用低分布参数的元件做开关，开的足够快。快速开关后；连联线都可以被等效成电感了。
效率提高了，元件要求高了，需要增加EMI/C网络了。
3）开慢些；再慢些，所有寄生参数变的越来越无足轻重了。
牺牲了效率，提高了EMI/C品质。
4）用软开关拓朴
元件增加了；效率提高了；噪音下来了；成本提高了