4G基础设施打破传统架构
如今，运营商已开始谋划向4G网络迁移，来解决数据拥塞以及服务质量下降的问题。而4G面临的首要问题可能就是架构问题，它要突破现有无线通信基础架构拓扑所遇到的瓶颈。
现阶段无线通信基础架构采用传统或更大的宏蜂窝架构，但这种架构已被证实无法满足持续增长的数据需求，因为宏基站架构的频谱利用率随着用户数的增长而逐步降低，难以彻底解决室内网络覆盖问题。而且，功率和辐射量监管也限制了传统宏蜂窝网络的发展空间。因此，更多的运营商开始倾向于异构分层的方式，即微蜂窝集群的方式，这一方式可以以更低的成本解决宏蜂窝遇到的难题。
例如，日本地区iPhone的运营商软银就通过免费发放100万个毫微微基站来解决网络拥塞和服务质量下降这些令人头痛的问题。而这些毫微微基站每个的成本是150美元。预计未来两年以内，毫微微基站的单元数可以达到2000万到5000万。可以看出，毫微微基站市场的增速是非常快的。
传统PHY层芯片方案难以为继
由于4G要满足用户大数据量处理需求，因此微基站、微微基站和毫微微基站的数量将大幅度增长。在每个基站中，最核心的部分是一个物理层(PHY)引擎，负责数字基带处理。从2G到4G，PHY层的架构几经改变。
在2G语音时代，由于数据处理量有限，当时PHY层采用ASIC或FPGA就可以完成数字基带的处理任务。在2.5G时代，有少量无线数据需求，PHY层采用“FPGA+单核DSP”共同完成数字基带的处理任务。在3G时代，由于PHY层对处理性能的提高，采用了“大型FPGA+多核DSP”。而在3.5G和未来4G时代，将采用“超大型FPGA+标准多核DSP阵列”；由于4G需要高带宽，一般需要30个到40个DSP，但性能仍然不够，还需要FPGA来加速。这种方案的成本、功耗和可扩展性都已经面临巨大挑战。
在这一市场上，目前德州仪器和飞思卡尔是主要的供应商。其中，TI占据80%的市场份额，飞思卡尔占据剩余的20%。但随着PHY层方案的重新规划，预计会有更多芯片厂商介入，提出更多的概念、方法来降低成本。而大多数厂商都希望简化PHY层方案，而发展的方向都是集成度较高的SoC方案。
多厂商瞄准4G PHY层芯片
德州仪器和飞思卡尔都意识到，目前DSP架构已经走到尽头，正在重新设计DSP架构以打破僵局。
例如，德州仪器研发了新的多内核架构KeyStone，该架构最大的改善是带宽加宽了，具有多层处理单元。同时，德州仪器基于该新架构推出了TCI 6616芯片，这是德州仪器支持基站应用的第五代芯片。它的性能比现有德州仪器的芯片高出两倍以上，定义了软件无线电物理层标准，增加了很多协处理器，支持Turbo编码、Turbo解码、干扰消除、下载、FTT/DFT等，可同时支持网络处理，不需要FPGA，也不需要ASIC，实现从L1、L2到L3的全线处理。目前TCI6616已经提供样片，明年第一季度量产，中国设备制造商正在评估。
而这仅仅是德州仪器的一个“趟路”性质的产品。“我们目前有很大一部分力量在看微蜂窝、微微蜂窝和毫微微蜂窝。”德州仪器DSP产品业务拓展经理丁刚说，“我们专门针对这个市场进行细分，把产品慢慢细分。”
据丁刚介绍，德州仪器目前是几颗芯片打天下，客户根据需求来进行配置。例如，客户做微蜂窝，一般需要两张卡，客户就根据性能要求来配置DSP芯片。但从TCI 6616以后，德州仪器会按细分市场有针对性地提供芯片。到那时候，微蜂窝要求处理能力越来越高，德州仪器的下一代发展方向就是芯片速度再翻倍，使微蜂窝中更多地采用SoC，甚至在芯片上集成模拟的部分。明年中期，将针对宏基站推出集成度更高的产品。
DSP IP供应商CEVA最近针对4G无线基础设施市场推出了XC323 DSP内核。该内核采用了矢量处理器，性能比德州仪器等现有基站侧VLIW DSP提升多达4倍，可以减少所需的处理器和硬件加速器数量，从而降低总体BOM成本。
“由于DSP内核性能的提高，使单芯片基站或单芯片毫微基站或单芯片毫微微基站成为可能。”CEVA市场营销副总裁Eran Briman说，“未来基站板级的成本可以从传统方式的1000美元降低到200美元。”据悉，XC323 DSP内核包括8路VLIW、512位SIMD操作、每周期32次MAC乘法运算。
在这些新的产品中，厂商都采用了软件无线电技术，来实现单一DSP上支持既有和未来的通信标准。
FPGA厂商也对未来的无线架构提出自己的构想。赛灵思提出了基于扇区的新PHY层架构。“真正的探讨在于什么样的器件是最适合实现基于扇区的方法。”赛灵思无线通信事业部总监Manuel Uhm说，“这些候选器件包括FPGA、来自于飞思卡尔或者德州仪器的DSP、ASSP以及一些被定义为SoC厂商的新晋公司，例如敏迅。每一个选择都有自己的长处和劣势，没有哪一个是完美的。所以，这取决于架构提供商来决定他们愿意牺牲哪一种性能来开发自己的系统。”
Manuel Uhm同时表示，虽然像飞思卡尔的8156、TI的6487以及敏迅的SoC Transcede都集成了turbo解码，这种方法或许可以采用一时，但是会产生吞吐量不够以及未来不能升级等问题。
当然上述每种器件都有一些劣势，例如德州仪器的DSP在数据吞吐能力上仍然不够，基于CEVA做SoC对芯片开发商提出了较高的技术能力要求，而对于FPGA厂商，如何降低成本也是关键点。