芯片设计解决方案供应商微捷码（Magma）设计自动化有限公司日前宣布，专为互联网网络提供高质量智能半导体解决方案的NetLogic Microsystems公司已选用Talus来实现其下一代基于知识的处理器和物理层产品。这使得NetLogic Microsystems与微捷码将随着NetLogic Microsystems采用Talus Vortex、Talus Plan Pro和Talus Power Pro成功完成从130纳米至40纳米工艺节点设计投片而建立的关系得到了进一步扩展。Talus公认的解决先进设计问题的能力以及微捷码提供世界级支持的持续承诺是影响NetLogic Microsystems做出这一决定的重要因素。

　　“我们基于知识的处理器产品除了一个可制定有关通过网络传输的单个信息包的复杂决定的大型知识数据库以外，还可部署先进的大范围并行处理器架构。我们的下一代28纳米设计有着超高挑战性的版面规划和紧密的时序收敛需求，” NetLogic Microsystems公司工程副总裁Dimitrios Dimitrelis表示。“微捷码与我们密切合作多年，能了解并主动响应我们的独特需求。拥有Talus的高质量布局、时钟树综合和布线后优化功能以及微捷码提供我们所需支持的承诺，我们对于使用微捷码软件进行下一代及更远未来的设计充满信心。”

　　NetLogic Microsystems在今年更早些时候宣布作为28纳米早期开发合作伙伴，展开了与台积电（TSMC）的合作。NetLogic Microsystems已启动了先进产品开发，在台积电 NEXSYS 28HP（28纳米高性能）工艺节点上建立了几项业界领先的产品线。28HP工艺较之前工艺节点提供了显著的速度和功效优势。 

　　“与尖端客户的长期密切合作让我们对新兴设计问题有了敏锐的洞察力，让我们能够将相应洞察结果应用到产品开发中，”微捷码设计实施业务部总经理Premal Buch表示。“现在通过进一步扩大与NetLogic Microsystem的关系包括进了先进的28纳米节点，这令我们兴奋不已。”

　　微捷码Talus IC实现系统

　　微捷码的Talus IC实现系统是一款完全集成化的RTL-to-GDSII解决方案。对于NetLogic Microsystems来说，Talus最重要元件包括了布局技术、时钟树综合及布线后优化。布局技术针对NetLogic Microsystems的挑战性版面规划进行了增强，可提供最佳的可布线性、最低的引脚接入拥塞和最高的时序收敛可能性，从而使得设计师能够达成最高层时序目标并确保最大程度缩小总体芯片面积。

　　Talus的时钟树综合不仅可平衡鲁棒性时钟树需求（平衡的延迟性与管理的偏斜），同时还可最大程度降低时钟缓存面积。行为驱动式智能时钟门控与布局算法的紧密结合可以最低功耗指标实现业界领先的时钟性能。

　　40及40纳米以下设计的时序收敛必须在经过多个情景下的验证。Talus以全面的多模多角（MMMC）布线后优化引擎解决了这一问题。这款引擎可横跨所有主动角点地进行设计优化，同时还可确保在不使用惩罚性容限和过度设计的前提下满足所有时序、漏电和限制性需求。 在基于与NetLogic Microsystems的协作的最新Talus 版本中，这项技术得到了进一步增强，可满足其在签核情景数量上紧迫需求。