头条 基于FPGA的视频处理硬件平台设计与实现 为了满足机载显示器画面显示多元化的要求，提出了一种基于FPGA的视频转换与叠加技术，该技术以FPGA为核心，搭配解码电路及信号转换电路等外围电路，可实现XGA与PAL模拟视频信号转换为RGB数字视频信号，并且与数字图像信号叠加显示，具有很强的通用性和灵活性。实验结果表明，视频转换与叠加技术能够满足机载显示器画面显示的稳定可靠、高度集成等要求，具备较高的应用价值。 最新资讯 Altera荣获中兴通讯的全球优秀合作伙伴奖 Altera公司(Nasdaq: ALTR) 今天宣布，荣获中兴通讯公司的2012年度全球优秀合作伙伴奖。该奖项认同Altera在为中兴通讯交付同类最佳产品和服务方面表现优异。Altera创新的可编程解决方案和技术支持为中兴通讯现有和下一代通信产品开发支持上扮演了重要角色。 发表于：1/11/2013 三星与Synopsys合作实现首次14纳米FinFET成功流片 为芯片和电子系统加速创新提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）日前宣布：该公司与三星在FinFET技术上的多年合作已经实现了一个关键性的里程碑，即采用三星的14LPE工艺成功实现了首款测试芯片的流片。虽然FinFET工艺较传统的平面工艺在功耗与性能上明显出超，但从二维晶体管到三维晶体管的转变带来了几种新的IP及EDA工具挑战，如建模就是其中的一大挑战。两公司多年的合作为FinFET器件的3D寄生参数提取、电路仿真和物理设计规则支持提供了基础性的建模技术。而Synopsys的综合解决方案，涵盖嵌入式存储器、物理设计、寄生参数提取、时序分析及签核（signoff），全部构建于双方合作成果的基础之上。 发表于：1/9/2013 基于LabVIEW和FPGA的多通道虚拟逻辑分析仪的设计 基于模块化虚拟仪器技术，阐述了一种以FPGA为硬件基础，以LabVIEW为软件核心的多通道虚拟逻辑分析仪的设计理念及实施方案。重点论述硬件电路设计和软件数据分析处理方法。最后给出虚拟逻辑分析仪的实测结果。 发表于：1/7/2013 3D IC制造准备就绪 2013将迈入黄金时段 2012年，3D IC集成及封装技术不仅从实验室走向了工厂制造生产线，而且在2013年更将出现第一波量产高潮。经济、市场以及技术相整合的力量，驱动着Intel、IBM、Micron、高通、三星、ST-Microelectronics以及赛灵思等全球半导体领导企业在3D IC技术上不断突破。 发表于：1/7/2013 人工耳蜗言语处理系统的CIS算法设计与实现 采用双麦克风工作模式提高语音采集效果。为解决传统CIS算法在信噪比低的情况下语音识别率差的问题，在CIS算法设计前端增加了基于LMS算法的自适应滤波器。通过Matlab仿真，语音中的噪声得到很大程度上消除。为了降低运算量、减少硬件资源和功耗，通过FFT运算在频域实现带通滤波功能。在硬件实现中，与刺激芯片联合仿真，刺激幅度与刺激时间均满足要求。 发表于：1/6/2013 基于PXI总线的A/D数据采集模块设计 对基于PXI总线的A/D数据采集电路进行了结构划分、设计和实现。该数据采集模块主要通过PCI9052桥芯片将ISA插卡信号移植到CPCI总线上，作为PXI测试系统的一个功能模块，通过CPLD实时响应零槽控制器发出的触发信号。 发表于：1/6/2013 光纤分布式扰动传感器信号检测系统研究 设计了一种以FPGA作为数据处理核心，基于相位敏感光时域反射计（Φ-OTDR）的光纤分布式扰动传感器信号检测系统。该系统具有数据采集、处理、存储、通信以及液晶显示功能。扰动信号检测算法采用多周期等距累加相减法。通过阈值判定实现扰动信号的判别，并可以同时显示传感光纤长度范围内不同位置的扰动。实验证明，该系统内部数字处理部分可以实现信号检测算法以及扰动阈值判定功能。 发表于：1/4/2013 CCD信号处理电路偏置漂移校正 为抑制CCD相机信号处理电路中由温度等原因引起的偏置漂移对图像质量造成的影响，提出了一种基于反馈的近实时偏置漂移校正方法。为了获得偏置在整个链路中的变化情况，对整个信号处理链路进行了分析；设计了两种数字低通滤波器，分别对获得的暗像元数据进行滤波；根据工程经验并辅以计算给出校正算法的有关参数；校正图像偏置漂移并对输出的图像进行比较分析。实验结果表明，在可变增益放大器增益为1.8的条件下，使用12 bit精度的模/数转换器时偏置稳定在10个码值以下，基本满足精度高、稳定性好及抗干扰的要求。 发表于：1/4/2013 基于FPGA的说话人识别系统设计 针对实时性问题提出了一种以FPGA为硬件平台的说话人识别系统解决方案。该方案以MFCC为语音特征，采用了基于矢量量化的说话人识别算法。系统主要包括语音信号采集、端点检测、特征提取和识别判断4个部分。经测试证明，该系统完成了设计所需的基本功能。在实验室条件下，当系统时钟为50 MHz时，完成一次4码的识别耗时15.932 ms，对12码的识别率为93.3%。 发表于：12/28/2012 基于分配格理论的大规模线速组播交换系统 采用Altera公司的StratixIV系列FPGA芯片为平台，根据代数分配格理论，构造适合组播的排序结构；结合已建立的多路径自路由结构；最终构造出基于代数分配格的线速组播交换结构。同时，研究此结构应用于大规模组播交换的方法，并设计支持该结构的自路由组播线速扇出复制过程的带内信令机制和控制机制。 发表于：12/28/2012 «…244245246247248249250251252253…»
