头条 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新资讯 适用于AVS的高性能整像素运动估计硬件设计 提出了一种适用于AVS的高性能整像素运动估计的硬件设计。该设计采用了二维内置SAD加法树计算阵列结构，通过合理的安排片上存储，极大地降低了I/O带宽；运用了加1电路选择进位加法器，进一步缩小了结构面积，提高了处理速度。实验表明，使用SMIC 0.18 μm CMOS工艺库在250 MHz频率下综合，所提出的结构只需102 K门，满足对AVS高清视频实时处理的要求。 发表于：2013/3/13 意法半导体（ST）28纳米FD-SOI技术运行速度达到3GHz 意法半导体（ST)宣布，其28纳米FD-SOI技术平台在测试中取得又一项重大阶段性成功。继去年12月公司宣布系统级芯片（SoC）集成电路成功投产后，意法半导体又宣布其法国Crolles工厂生产的应用处理器引擎芯片工作频率达到3GHz，在指定的工作频率下新产品能效高于其它现有技术。 发表于：2013/3/13 中芯国际CEO邱慈云再次当选GSA董事 中芯国际集成电路制造有限公司（“中芯国际”，纽交所代号：SMI，港交所股份代号：981），中国规模最大、技术最先进的集成电路代工厂，今日宣布，其首席执行官邱慈云博士再次当选全球领先的半导体行业协会之一 -- 全球半导体联盟（简称“GSA”）董事。 发表于：2013/3/13 基于导航基带芯片的UART的设计和仿真 设计了一款带自动波特率检测且误差较小的UART模块，旨在获得良好的通信功能。该模块支持全双工的串行数据传输和红外通信功能，且支持DMA模式以减少CPU的占用时间。UART的发送和接收通道各有一个FIFO模块。最后，利用Verilog语言的硬件实现方法在FPGA平台上进行了验证。 发表于：2013/3/12 ATCA架构中多网口后板的高效设计 介绍了多网口后板(RTM)的普通设计方案，提出了优化解决方案，并从软、硬件方面进行了比较，并且描述了新方案在卸载CPU负荷、防止“中断风暴”等方面的创新性设计。 发表于：2013/3/12 MathWorks 发布 2013a 版 MATLAB 和 Simulink 产品系列 MathWorks 今天宣布发布MATLAB 和 Simulink 产品系列的 2013a 版本(R2013a)。该版本的新特点是引入Fixed-Point Designer，它结合了Fixed-Point Toolbox和Simulink Fixed Point的功能。还包含Phased Array System Toolbox和SimRF内的功能，增强了无线和雷达通信系统设计。R2013a 还更新了80 种其他产品，包括 Polyspace 嵌入式软件验证产品。 发表于：2013/3/11 赛灵思领先一代：Smarter Networks (更智能的网络) 通信与网络是一个规模庞大的全球性竞争行业。赛灵思作为网络通信设备厂商的三大半导体供应商之一，一直通过组装、开发和收购新技术和专业技术来帮助设备厂商实现显著的产品差异化，为其客户提供更大价值，使其迈向更加辉煌的成功。 发表于：2013/3/7 Xilinx打造全新Smarter System，填补ASIC和ASSP市场空白 如何能在突出的矛盾和需求之间完美平衡？赛灵思推出了Smarter Network（更智能网络）解决方案，即，能自我调整以适应流量、需求、QoS 和自身健康状况网络具有内容和上下文感知(context-aware) 技术。能让通信服务供应商和电信公司以最低的单位容量成本最大限度地实现一致性和可预见性的服务交付。能自我管理，或者可针对多个工作参数进行远程管理，其中包括需求、性能、健康状况、可用性和功耗等。 发表于：2013/3/7 Altera背水一战，联手Intel抢占14nm高地 Altera宣布与英特尔 14nm三栅极工艺线合作开发下一代FPGA产品。而且此次合作具有排他性，就是在14nm三栅极工艺，Intel不能为其他FPGA厂商代工，特别是其老对手Xilinx。 发表于：2013/3/6 基于Verilog HDL的一种绝对值编码器实时读出算法 针对所设计的绝对值编码器读出电路板，用Verilog HDL设计了一种绝对值编码器实时读出程序。可以将编码器数据读入FPGA，并将编码器输出的普通二进制数据转换为角度值，最后驱动液晶显示屏实时读出角度值。经过测试，该程序能够稳定运行在电路板上，完全满足编码器数据在液晶显示屏上的实时读出。本程序基于模块化设计，易于移植。 发表于：2013/3/1 <…240241242243244245246247248249…>
