FPU加法器的设计与实现AET-电子技术应用-最丰富的电子设计资源平台

FPU加法器的设计与实现
所属分类：教程\|讲义
上传者：serena
标签： FPU 加法器 VHDL
所需积分：1分积分不够怎么办？
文档介绍：浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法，通过VHDL语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有效地降低了功耗，提高了速度，改善了性能。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动