| FPGA实验一、分频计数实验 | |
| 所属分类：源代码 | |
| 上传者：jessicayangh | |
| 文档大小：128 K | |
| 标签： FPGA | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：分频计数实验是verilog入门最基础的实验。在实验中，把分频输出的信号clk_div和蜂鸣器连接在一起，大家可以真真感受到什么是分频了。下面的程序里，用了20bit的计数器cnt，循环的计数，所以说一个周期有2的20次幂也即大约有1M分频，因为主时钟50MHz（周期就是20ns），所以20ms一个计数周期。蜂鸣器就以20ms的周期性发声，大家可以改变cnt的值看看效果。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2