内容简介：随着高性能处理器并行度要求的提高，VLIW编译器的弊端也逐步显现，如何平衡代码的正确性和性能成为首要目标。VLIW编译器无法通过有限的代码信息去深度挖掘指令并行性，从而导致指令资源冲突等问题。因此，提出一种基于内核的异常处理方案，在保证代码运行正确性的同时，提高指令的并行度。以C6000系列DSP为例，针对C6000编译器的弊端，开发内核异常处理方案，通过内核异常中断确保代码优化的正确性。最后通过C66x内核资源冲突的典型案例，验证了该异常处理方案的实用性，为VLIW架构处理器程序优化提供方向。