目前，车辆测速方法主要有线圈测速、光电式测速、雷达测速、视频测速等。线圈测速多为埋设式,车辆通过线圈时，会引起线圈磁场变化，检测器依此计算出车辆速度。线圈在安装或维护时必须直接埋入车道，安装过程中会暂时阻碍交通，且维护时容易使路面受损，线圈也易受到冰冻、路基下沉等因素的影响，当车流拥堵时，检测精度会大大降低。光电式测速在低速测量时精度较高，但时速达150公里以上时，存在着精度问题。雷达测速是目前检测车辆超速行驶的主要方式，但大多数雷达测速仪采用的计数鉴频方法测试精度不高、电路复杂、测量功能单一，限制了其进一步推广应用。视频检测的测速方法将摄像机安装在车道上方，拍摄车辆运动图像序列，运用图像处理与模式识别方法对接收到的图像序列进行分析,获取图像中车辆在两帧间的位移，从而得到车辆的行驶速度，此方式建立在准确的响应时间基础之上，但由于受接收设备的限制，不可能准确获得触发时间帧序列，所以会造成测得的速度误差较大。
    本系统采用DSP进行数字信号处理，利用频谱分析技术捕捉雷达回波信号的多普勒频移来计算汽车的速度,可大大提高测速精度。本文所设计的基于DSP的雷达测速监控系统提高了测试精度、增加了视频监控功能，提高了系统的可靠性和实用性，具有很高的推广价值。
1设计思想和系统框图
    根据多普勒效应原理，即移动物体对所接收的电磁波有频移的效应，由接收到的反射波频移量计算得出被测物体的运动速度。物体运动速度与多普勒频率之间的关系为[1]:

式中，f_D为多普勒频率(Hz)；Vt为运动目标的速度(m/s)；c为光速; f0为发射波频率(Hz)。从式(1)可以看到其他变量都是已知的，只要测出fD就可以计算出被测车辆的速度。系统一旦检测到超速车辆，摄像头便开始捕捉超速车辆信息，并通过RS-485接口将超速车辆信息传送至监控中心。系统结构框图如图1所示。

2 系统硬件设计
　 通过图1系统结构框图可知,整个系统可以分4部分：雷达信号处理通道、视频采集通道、串行通信接口及外围辅助接口键盘/显示器等。
2.1雷达信号处理通道
    此部分主要由雷达传感器模块和雷达信号处理模块两部分组成。
2.1.1雷达传感器
    本系统的测速雷达传感器采用了多普勒效应的工作原理，以发射频率为24．15 GHz的微波雷达作为信号的收发装置。微波雷达具有方向性好、速度等于光速的优点。发射微波遇到车辆立即被反射回来，被接收端混频后即产生和速度对应的差频信号,即差拍中频信号，该信号频率范围为10~100 000 Hz(和被测物移动速度有关)，速度越快频率越高。回波差频信号随目标远近幅度在1 mV~100 mV之间变化，越接近幅度越大。图2(a)为被测移动目标接近探测传感器时的波形，图2(b)为被测移动目标远离探测传感器时的波形。

2.1.2 雷达信号处理模块
 　回波差频信号随目标远近幅度在1 mV~100 mV之间变化，回波信号较微弱，容易受外部信号干扰，需对回波中频信号进行放大至30 mV~3 V之间。混频后的多普勒信号经中频放大后由AD7274以1．25 MHz的频率对信号进行采样，因此保证了较高的转换精度和快速的采样速率。经A/D转换后的数字信号送入DSP进行频谱分析估算多普勒频率，经DSP运算后转换成km/h。
2.2 视频采集通道
 　 此部分主要由SAA7111A视频采集模块、扩展存储模块和CPLD模块组成。
2.2.1 SAA7111A视频采集模块
　　系统为方便获取超速车辆信息，扩展了外部摄像头接口，目前多数摄像头都支持PAL/NTSC制式输出。PAL/NTSC模拟视频信号中不仅包含图像信号，还包含行同步、行消隐、场同步、场消隐等信号。模拟视频信号不方便远距离传输，因此需将模拟信号转换成数字信号，通过视频压缩算法传输至监控中心。SAA7111A集A/D与解码功能于一身，既支持PAL电视制式，又支持NTSC电视制式，能够很好地满足本文的设计要求。
　　本系统中SAA7111A 的初始设定为一路模拟视频信号输人，自动增益控制，625行50 Hz PAL制式，采用720×576的分辨率和4:2:2YUV格式(16 bit的数字视频信号输出)，设置默认的图像亮度、对比度及饱和度。由于本课题的图像是黑白图像，所以只需取8 bit的亮度信号即可从SAA7111A芯片中分离出状态信号(行同步信号HREF、奇偶场标志信号RTSO、像素同步时钟LLC,LLC的二分频LLC2等信号)。
2.2.2 扩展存储模块
    由于TMS320VC5502片内的RAM只有32 KB,系统需要较大空间存放视频数据，因此本系统对存储空间进行了扩展，扩展了64 KB的双口RAM数据空间，双口RAM主要用于存储图像，由于双口RAM有2个独立的访问接口，对图像的写入（CPLD）和对图像的读出（DSP）可以同时进行，有利于提高系统处理的速度和精度。并且也扩充了1块Flash(不易失的重复可读写存储器)存储器。主要为了DSP上电以后完成初始化加载程序(Boot Loader)，把固化在Flash 中的程序读人DSP的片上RAM或者片外RAM映射的存储空间。
2.2.3 CPLD部分设计
    由于本系统接口电路比较复杂，因此在SAA7111A的接口设计中采用CPLD完成。CPLD驱动控制SAA7111A视频图像采集，将采集数据存放于双口RAM中。系统上电初始化时CPLD对SAA7111A进行配置。本系统选用Altera公司的EPM7128SLC84芯片，该芯片有门单元2 500个，逻辑宏单元128个，I/O引脚84个。在CPLD的设计过程中，采用了Altera公司的可编程逻辑器件和开发软件Max+Plus Ⅱ。
2.3 串行通信接口
    系统扩展视频监控接口，输入视频信号经模数转换后通过视频压缩算法打包通过串口传送至监控中心，考虑到监控中心往往远离测试点，因此串口传输视频数据选用RS-485传输方式。本设计选用MAXIM公司生产的MAX3160，它是一种可编程的多协议收发器，能支持RS-232/RS-485/RS-422等传送方式，其数据传输速率在RS-485/RS-422模式下可高达10 Mb/s,传输距离能达到1 200 m。系统采用MAX3160的RS-485传输方式，MAX3160的8和16引脚分别和TMS320VC5502的SP3(DSP第34引脚)、SP1(DSP第37引脚)相连[2]。
2.4 LCD显示部分设计
    由于本系统的显示只是简单的4位车辆行驶速度，因此选用了1块二线式串行接口的液晶SMS0401。SMS0401有VSS(电源地)、CLK (串口移位脉冲输入)、DI(串行数据输入)及VDD(电源正极)4个接口。本系统把TMS320VC5502的McBSP0定义成一般通用I/O 口，让McBSP0的DX0连接液晶的DI口，McBSP0的CLKX0连接液晶的CLK，电源VDD和VSS分别接系统的3．3 V电源和地。然后用McBSP0的CLKX0模仿CLK信号，再从McBSP0的DX0依次输出数据，完成液晶显示。
3 软件设计
    系统软件的主要功能是实时采样车辆的行驶速度，对超速车辆采集其视频信号并把图像数据传送给主机。系统主程序流程如图3所示，系统软件分为系统上电复位初始化、速度采样、视频采集、压缩编码和数据传输5个主要模块。系统上电复位后，系统对DSP和CPLD进行初始化，初始化主要包括：CPLD通过I²C总线初始化SAA7111、工作模式设置；DSP空间分配，EMIF的配置以保证外部存储器的正常访问；配置RS485串口模块，设定DMA通道以及设定外部中断，然后DSP等待CPLD的中断，DMA读取数据，并进行编码。当编码结束后，DSP把数据交付RS485模块。通过RS485总线传送至上位机，同时DSP向CPLD发送空闲信号，通知CPLD继续发送下一帧。

4 实验结果与数据分析
4.1 车辆速度采集
    以一高速公路行驶的现代红色轿车为例，根据测试的需要，设置超速上限为100 km/h，将采样的数据存于DSP 2 048个RAM单元中，提取RAM单元数据经MATLAB处理后输出波形如图4所示。

    根据式(1)知，如果需要算出车辆的行驶速度，需测得测速雷达回波差频信号的频率。目前，测试频率的方法有经典谱估计方法和现代谱估计方法。经典谱估计方法总体来说方差性能较差，分辨率较低，不能适应高分辨率谱估计的需要。现代谱估计从方法上大致分为参数模型估计和非参数模型估计，前者有AR模型、MA模型、ARMA模型、PRONY指数模型等,后者有最小方差方法,多分量的MUSIC方法等。其中，AR模型的正则方程是一组线性方程,而MA、ARMA模型是非线性方程。而且AR模型易于反应信号的谱峰，本系统中的问题就是提取最大功率处的频率，重点在于谱峰分析,所以AR模型比较符合系统的实际需要。AR模型的参数可以求解下面的方程得到。

    多普勒雷达接收到的回波差频信号经过A/D变换后输入TMS320VC5502计算得到的功率谱波形如图5所示。

    雷达信号输入频谱分析仪显示的最大频率为6.3 kHz，由图5估计出的波形经过谱峰搜索可以得到，估计后的频谱最大值(多普勒频率)对应的频率值为6.25 kHz。根据式(1)此时车辆速度达到118.78 km/h。计算得到误差(6.3-6.25)/6.3×100％≈0．79％。可以看出,经过TMS320VC5502的运算估算出的多普勒频率误差在1％之内。
4.2 视频图像实验结果
    本系统实现了静止图像的实时压缩和高速传输。采用标准JPEG压缩算法，每秒钟可压缩并传输5帧512×512×8的灰度图像，性价比极高。JPEG压缩编码主要由预处理、DCT变换、量化、Huffman编码等流程构成。JPEG压缩编码时，需先将原始YcbCr空间的二维图像分成8×8的数据块，然后将各数据块按从左到右，从上到下的顺序分别进行DCT变换、量化、“之”字型(Zig—Zag)扫描和Huffman编码(量化和Huffman编码分别需要量化表和Huffman表的支持)[3]，此处不作详细描述。视频图像数据存储于双口RAM中，提取图像数据MATLAB显示结果如图6所示。

    视频图像经JPEG压缩后，通过RS485通信接口上传至计算机，计算机终端通过解压缩算法把图像还原出来，解压缩后效果图如图7所示。
    介绍基于TMS320VC5502 DSP的雷达测速监控系统的设计和实现方案，该系统硬件设计采用DSP+CPLD的方案,充分发挥了各自优势,经过验证达到较好的实时效果。由于应用了DSP分析多普勒频谱，频率估计更加准确可靠，测速误差在1％之内。该系统体积小、质量轻、操作方便，能够满足目前国内对速度检测的要求，为交通管理部门对机动车速度的监控提供了重要手段。

参考文献
[1] 李之果，张宇波，任军霞. 基于DSP的交通雷达测速仪设计[J].电子技术应用,2009,35(4):141-142.
[2] Texas Instruments Incorporated.TMS320VC5502 Fixed-Point Digital Signal Processor Data Manual[Z].2004.
[3] 张伟雄,曹铁勇.DSP芯片的原理与开发应用(第二版)[M].北京：电子工业出版社,2000:269-293.
[4] 李世军,黄锋,屈喜龙，等.基于DSP的数字图像采集、压缩系统的设计与实现[J].电子技术应用,2009,35(7):49-51.