随着数字视频技术的快速发展，视频转换处理技术的应用越来越广泛。在宣传演示、教育、娱乐游戏、视频监控、机载视频显示等领域均要求将PC输出的VGA视频信号转化成普通的标准电视信号。VGA视频绝大多数采用逐行扫描，而模拟电视信号则采用隔行扫描技术，且各自的行频和场频不相同，由于工作方式的差别，从VGA到TV的视频转换需要完成扫描从逐行到隔行的转换，行频和场频的相互匹配。视频转换器可实现VGA信号到电视视频信号的转换，但目前视频转换器所能支持的最大分辨率一般不超过1 024×768，因此在使用中受到一定的限制[1-5]。
    本文采用FS401数字图像处理器设计一种高分辨率多制式的VGA-TV视频转换器，使分辨率从640×480到1 600×1 280的计算机图像都能高质量地转换为电视视频图像[6]。给出视频转换器硬件系统工作原理和设计思路，将介绍VGA视频信号分配成两个VGA信号的高分辨率视频分配设计原理，单片机灵活地实现了I2C总线对FS401的编程控制。
1 FS401的工作原理及视频转换器结构
1.1 FS401的工作原理
    FS401芯片内部组成结构框图如图1所示，主要包括数字视频处理器、数字电视编码器、3路9位D/A转换器、3路8位A/D转换器、内部时序发生器、输入信号选择与处理单元、外存储器管理单元和芯片外接口电路等。从芯片内部结构可以看出，FS401提供了模拟和数字两种RGB视频信号输入接口,在模拟RGB信号送到数字视频处理器之前，需经过8位 A/D转换器，将模拟RGB信号转换为数字RGB信号；芯片内部还有一个彩条发生器，可产生8种彩条信号。这三路信号可以任选其中一路作为输入信号，并将其送到数字视频处理器中，通过行存储器和场存储器缓存，完成扫描方式变换、行场频率调整、色度信号变换以及数字滤波等信号处理工作。经过数字信号处理的视频数据被送到电视视频编码器，对亮度信号、色差信号以及色副载波信号等进行编码，使其输出转换为符合广播电视标准的Video和S-Video、分量视频或RGB数字视频信号，最后经过9位 D/A转换器，将数字信号变成标准的模拟电视信号。FS401的内部时序发生器主要是根据VGA输入的行同步和场同步信号以及外部P制时钟(17．734 MHz)和N制时钟(14．318 MHz)产生FS401芯片的控制时序、读写时序以及视频输出所需的各种同步信号及色副载波信号等。此外，FS401芯片还提供I2C接口电路，可通过外部微控制器去控制芯片内部寄存器，实现电视信号制式选择、图像亮度、对比度、饱和度等参数的凋节。

1.2 视频转换器的整体结构
    本文设计的视频转换器可将VGA信号分配为两路VGA信号且同时转换为电视信号，其原理结构如图2所示。主要器件有FS401视频处理芯片、微处理器AT89C2051、SDRAM存储器GM72V161621CT及I2C总线接口等。视频信号由PC机VGA输入接口连到FS401，实现电视信号的输出,同时具有VGA视频2路环出通道可以接到显示器，因此无需任何外部设备就可实现计算机显示器和电视机同时显示输出，其中电视信号具有复合视频和S-Video视频两种输出接口。选用的微处理器AT89C2051片内带有2 KB Flash闪速存储器，128 B RAM，内置一个精密比较器、片内振荡器和晶振等资源[7]，因此外围电路大大简化。通过I/O口触发微处理器动作，AT89C2051根据不同命令由I2C接口对FS401内各寄存器进行读写操作。

2 视频转换器的硬件电路设计
    文中设计的视频转换器主要由电源电路、视频转换电路、视频分配电路和视频转换控制电路组成。
2.1 电源电路设计
    PC机载电源为5 V,为确保系统电源的可靠性，采用AMS1117稳压器模块实现了电源到数字3.3 V、 模拟3.3 V和数字5.0 V的转换,如图3所示，为系统正常工作提供了一个稳定的环境。

2.2 视频转化电路设计
    PC机输出的VGA信号输入到系统前端，经过滤波处理后输入到FS401内。对于VGA模拟输入需要处理R、G、B三色信号和行场同步信号。其中R、G、B三色信号是模拟电平信号，因FS401片内A/D转换器最大处理能力是50 MHz，所以在A/D转换器前端需要加RC低通滤波电路控制R、G、B输入信号在30 MHz以下。行场同步信号是逻辑电平信号，用RC低通滤波进行处理。在输出端，视频转换器同时输出复合视频和S-Video视频。因模拟输出信号较容易受到数字信号带来的电噪声影响，故在FS401和连接端口之间应放置三阶重建滤波器。该过滤器网络不仅将FS401的DAC输出信号加强，同时可将数字信号可能的噪声最小化，并可减少由于阻抗不匹配带来的传输反射影响。
2.3视频分配电路设计
    VGA信号分配是指一路VGA信号带2个或4个显示器[8-9]。VGA信号分配包括两部分，一是视频三色信号R、G、B的分配；二是行场同步信号HSYNC、VSYNC的分配。
    同步信号分路如图4所示。行、场同步信号HSYNC、VSYNC经过高速反相器74HC04后，输出波形得到整形，提高了负载能力后，分别接至输出分路器1、2路的行、场同步信号线上，实现VGA行、场同步信号的1分2功能。

    视频信号R、G、B分路如图5所示。C2和R5构成高通网络，下限截止频率为1/(2πRC)。通过改变电阻R5和电容C2的值，就可改变下限频率。Q1、Q2、Q3为高频三极管，其截止频率应大于视频信号的最高频率，该设计选择型号为C1959，基频带宽可达到300 MHz，完全满足视频信号100 MHz的需求。Q2、Q3构成两级射极跟随器，RED_OUT1、RED_OUT2分别接至输出分路器1、2路VGA的红色信号输入端。VGA信号的蓝色、绿色信号分路原理与红色信号一致，从而实现了VGA信号的1分2功能。

2.4 视频转换控制电路设计
    I2C总线控制电路如图6所示，系统的控制电路由 AT89C2051实现,采用通用IO口来模拟I2C总线，完成对FS401上电初始化和内部寄存器设定。

3 可编程I2C接口软件设计
    I2C总线[10]是一种简单的双向二线制同步串行总线，I2C总线上的器件之间通过串行数据线SDA和串行时钟线SCL相连接并传送信息。
    本系统采用AT89C2051的P1口的管脚6和7分别模拟I2C总线的SCL和SDA管脚。AT89C2051作为主控制器在总线上发送命令，FS401作为接收器接受总线上的命令。命令发送中必须包括FS401的地址信息，该设计选择地址为0X4A。
    FS401控制寄存器以字为单位进行读写,每次读写过程中都要求两个字节一起操作。当写入一个字节数据时，需要进行同时写两个字节的操作，并且只有当第二个字节的数据送入后才执行写操作。通过I2C进行设置的参数主要包括电视信号的制式、图像饱和度、亮度、对比度值等。比如输出电视的制式可通过对硬件控制映射寄存器HCRS的PAL_NTSC进行设置，PAL_NTSC=l时选择PAL制输出，PAL_NTSC=0时选择NTSC制输出。同时对HCRS中OFMT的设置可实现不同输出格式的选择，设置OFMT=0时复合视频和S-Video同时输出，OFMT=1时是RGB视频信号输出，OFMT=2时是分量视频输出。因此,通过I2C接口对FS401内部软件寄存器HCRS进行编程写操作即可完成电视信号制式和输出格式的设定。
    本文采用FS401数字图像处理器，设计开发了一种高分辨率VGA-TV视频转换器，在实现二路VGA高分辨率视频分配的同时，实现了分辨率从VGA(640×480)到UXGA(1 600×1 280)的计算机图像都能高质量地转换为电视视频图像。该视频转换器可以输出PAL制或NTSC制电视信号,且能同时输出复合视频信号和S端子信号，并可选择视频输出的格式。该视频转换器已经测试并正准备应用于实际系统中。测试结果表明，输出图像清晰度高，画面稳定，适用于多分辨率、多制式视频转换系统，具有较高的应用价值。　
参考文献
[1] 薛海卫.一种VGA到TV数字视频转换电路的设机[J].半导体技术,2010,35(2):194-197.
[2] 牛江龙,毕笃彦.机载电视制导导弹视频转换器的设计[J].弹箭与制导学报,2006,26(1):208-210.
[3] 王效灵,顾伟康,王匡．数字视频后处理芯片及系统应用方案[J]. 科技通报,2004,21(2):218-221.
[4] 郭平,李要锋.基于Vx1937的VGA/TV转化器的设计与实现[J]. 电子设计工程,2010,18(4):97-98.
[5] 石江宏,周剑扬.一种非标准VGA-TV转换器的实现[J].电子技术应用,2001,27(2):65-67.
[6] FOCUS Enhancements Company． FS401/FS403 PRODUCT  SPECIFICATION[S]. 2007.
[7] Atmel Corporation. AT89C2051 DataSheet[S]. 2005.
[8] 朱雪兰.多媒体高分辨率VGA选择分配器的设计[J].电子工程师,2006,32(2):44-46.
[9] 刘小艳,金平.可同时输出彩色和灰度图像的VGA视频分配器设计[J].实验技术与管理,2010,27(5):63-66.
[10] PARET D. The I2C-bus from theory to practice[M]. Chichester, WestSussex; New York: Wiley,1997.