LOG算子在FPGA中的实现
《电子技术应用》2007年第3期
2008-01-18
作者：祁艳杰1，2
摘 要：介绍了一种高斯" title="高斯">高斯—拉普拉斯(LOG)算子在FPGA中的实现方案" title="实现方案">实现方案，并通过对一幅bmp图像的处理，论证了在FPGA中实现的LOG算子的图像增强" title="图像增强">图像增强效果。
关键词：高斯—拉普拉斯（LOG） FPGA Verilog
本站内容除特别声明的原创文章之外，转载内容只为传递更多信息，并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题，请及时通过电子邮件或电话通知我们，以便迅速采取适当措施，避免给双方造成不必要的经济损失。联系电话：010-82306118；邮箱：aet@chinaaet.com。