各大晶圆厂积极寻求差异化，BulkCMOS、FD－SOI和FinFET随时待命，不过问题在于，在28nm之后，芯片制造商将走向何方？

一两年前，各大晶圆厂推出了新的22nm工艺，现在他们正在加紧准备量产并打算较量一番。

格罗方德、英特尔、台积电和联华电子正在开发22nm工艺或扩大他们在22nm上的战果，一系列迹象表明，该节点可以在汽车、物联网和无线通信等应用上揽下大量业务，产生大量营收。不过，因为各大代工厂提供的22nm工艺有诸多差别，代工厂的客户们需要面临一些艰难选择，而且，有的工艺并没有完整的EDA工具或IP的支持。

尽管如此，出于多种原因，代工厂们并没有放缓推动22nm工艺的步伐。首先，历经多年增长之后，28nm工艺首度面临增长放缓和产能过剩的困扰，在这种背景之下，制造商们将目光投向22nm，寄望它可以接力28nm，产生大量新营收。

图1FinFET与Planar

此外，22nm给代工客户提供了新的选择。目前，许多使用28nm及更高工艺尺寸的客户正在考虑转向16nm／14nm和更低尺寸的工艺，但是由于这些先进工艺仅限于FinFET晶体管，其成本比传统的平面晶体管更高昂。

所以，对于现在使用28nm及更高工艺尺寸的代工客户而言，22nm是一个很有吸引力的选项。它不仅可以提供比28nm更优异的性能，还比16nm／14nm和更低工艺尺寸的FinFET便宜。

但是，各个代工厂提供的22nm工艺可能大不相同。现在的22nm技术主要有三种版本：

台积电和联华电子正在开发22nm平面体CMOS工艺。

格罗方德正准备量产22nm平面FD－SOI技术。

英特尔推出的是低功耗22nmFinFET技术。

除此之外，还有三星正在开发的一种18nm平面FD－SOI技术，不管是22nm还是18nm，他们面向的都是同样的客户群体，这意味着代工厂在22nm上的大战一触即发。

“22nm会成为下一个广受欢迎的成熟节点吗？我认为是的，”Arm物理设计事业部营销副总裁KelvinLow表示，他也是代工行业的资深专家，“我并不认为市场上最终只有一个赢家，因为客户们的设计考虑各不相同，这些22nm技术都能找到自己的用武之地。”

当然，22nm和18nm并不适用于所有应用。就像之前那样，客户可以选择停留在28nm或更老的工艺上，也可以跳过22nm和18nm，直接采用16／14nm和更先进的工艺。工艺选择取决于应用类型，还要考虑功耗、性能、面积、交付时间、成本等传统指标。

为了帮助半导体行业客户加深了解，本文介绍一下各项22nm工艺及其供应商的发展动态。

BulkCMOS

现在，有的人把22nm视为一个独立市场区段，但是有的人则认为22nm可以被归到28nm这个大类里面。

国际商业战略（IBS）是一家研究公司，它把28nm、22nm、20nm和18nm这四个节点归为同一类。根据IBS的预测，2018年这类工艺的市场规模将达到115亿美元，同比2017年下降2．8％，22nm市场2019年预计仅增长0．6％，但随后将开始自己波澜壮阔的增长步伐。

在这个大类中，28nm体量最大，根据IBS的统计数据，2017年28nm晶圆代工市场规模达100亿美元，2018年持平，并受到了产能过剩的困扰。一方面，有一部分28nm客户正在向更高级的工艺节点迁移，带走了一部分业务，另一方面，中国正在大张旗鼓地建设更多28nm晶圆产能，更加加剧了这个市场的困境。

对28nm而言更加雪上加霜的是，22nm将开始蚕食28nm工艺的市场。“2018年，22nm的晶圆代工体量仅为28nm的十分之一，”IBS首席执行官HandelJones说。“根据我们的推断，随着时间的推移，22nm将成为下一个大块头节点。”

在22nm上，平面型BulkCMOS、FD－SOI和finFET是众所周知的三种主要技术选项，其中，BulkCMOS多年来一直都是芯片产业的中流砥柱，因此也更广为人熟知。CMOS可以被用在平面型和finFET晶体管上，而FD－SOI使用专用的绝缘体上硅晶片，其在衬底中包含薄绝缘层。

这三种技术各有优劣。其中，BulkCMOS成本最低，但是2DCMOS晶体管最容易漏电，这也是finFET横空出世的主要原因之一。芯片制造商可以通过控制漏电提高时钟频率，但是速度和动态功率密度必须相平衡。FD－SOI使用平面型工艺，增加了体偏置来控制漏电和功耗，并取得了和时钟频率的平衡。但是，他们的缺点是都比BulkCMOS更昂贵。

所有这些22nm工艺都旨在赢得无需多重图案化工艺步骤的新业务，多重图案化不仅耗时，而且会增加成本，28nm有效地平衡了应用的性能和成本，因此，自2011年推出以来迅速成为许多先进IC设计的最佳选择。

根据IBS的数据，28nm平面型器件的平均设计成本为5130万美元，而16／14nm芯片的平均设计成本则为1．063亿美元。因此，尽管格罗方德、台积电、UMC和其它公司提供了更先进的16／14nmfinFET，大多数设计仍然坚持使用更老旧的节点。

图2IC设计成本增加

“当你使用finFET时，掩膜和设计成本都会大幅增加，”IBS的Jones说。“FinFET对数字电路很友好，但是很难用它做射频，混合信号也是一个挑战。”

FinFET是高性能应用的理想选择，但这种工艺在其他方面受到一些限制，比如它很难集成RF和模拟电路。所以，为了填补这种市场空白，各大代工厂开始开发22nm。对于那些需要比28nm性能更高，但是不需要或者不能承受16／14nm或更先进工艺的高成本的客户而言，22nm提供了一个很好的中间选择。

22nm是物联网、混合信号和射频器件的理想选择。IBS声称，22nm比16nm／14nm更便宜，22nm器件的平均IC设计成本为7030万美元，介于28nm和16／14nm之间。

联华电子营销总监JohnChen表示，“我们预计22nm的生命周期将会很长，而且产量客观。客户不需要直接从28nm迁移到14nmfinFET，22nm提供了一个极具吸引力的超低漏电工艺选项，以供客户从现有的28nm设计中迁移过来。在掩模和设计成本上，22nm也优于14nm。”

对于那些采用65nm、55nm和40nm设计的芯片制造商而言，22nm提供了相对轻松的升级途径，这些设计对成本敏感。“当这波老工艺的产品迁移到下一个节点时，将会对22nm产生很大的推动作用，”Arm的Low说。“当成本合适、IP可用时，22nm市场将会真正爆发。”

在这些22nm技术中，台积电和联华电子开发的平面型BulkCMOS基本上是28nm平面型BulkCMOS技术的缩小版。与28nm一样，它采用高k／金属栅极、铜互连和低k电介质。

这种缩放方案有优点也有缺点。好的方面是，它是从28nm直接缩放而来，芯片制造商可以继承使用相同的设备和工艺流程。坏的方面则是，当工艺尺寸接近20nm时，Bulk技术会受到短沟道效应的影响，它会降低器件中的亚阈值斜率或关断特性。

在传统晶体管中，栅极下方的沟道区域耗尽了移动电荷，使掺杂剂原子离子化。“阈值电压是由这些原子里的电荷和栅极功函数决定的。耗尽区的深度控制静电泄露特性。耗尽区域下方是带有大量移动载体的中性硅。”IBM的半导体专家TerryHook解释道。

但随着工艺尺寸的降低，BulkCMOS晶体管容易出现被称为随机掺杂剂波动的现象。简单来说，这会引起通道中掺杂剂原子的变化。结果，BulkCMOS晶体管的执行可以偏离其标称行为，并且还可以在阈值电压方面产生随机差异。

“Bulk平面晶体管技术受到大量随机掺杂剂波动的限制，掺杂剂波动的波动是先进节点晶体管不匹配和变化的主要原因。”格罗方德产品线管理高级主管JamieSchaeffer在最近的一段视频中说。

解决掺杂剂波动问题的一种方法是转向完全耗尽型晶体管类型，如FD－SOI和finFET。“在finFET和FD－SOI中，沟道掺杂剂的波动问题基本不存在，晶体管可以一次性进行匹配。”芯片专家Hook说。

不过，台积电和联华电子这两家代工厂商决定将BulkCMOS的极限推进到22nm。尽管存在一些挑战，22nmBulkCMOS也有很大优势。

“一些客户正在从28nm迁移到22nm上，以获得密度／速度／功耗上的提升。台积电预计将会有20％左右的28nm客户选择22nm。”Gartner分析师SamuelWang表示。“FD－SOI适用于低功耗的利基型应用。22nmbulk是广受欢迎的28nm的缩小版本，大多数设计人员已经习惯了28nm的设计方法，而且拥有更广泛的物理IP。”

与此同时，台积电最近公布了其先前宣布的22nm技术的更多细节，该技术涉及两个工艺平台。第一种工艺是22nm超低功耗（ULP），适用于需要更高性能的低功耗应用，第二种工艺是22nm超低泄漏（ULL），适用于超低功耗器件。

“物联网和射频／模拟器件的应用领域非常广泛，”台积电研发副总裁CliffHou表示。“一项技术很难覆盖这两种应用，这也是为什么我们单独优化出两个工艺平台的原因。”

22nmULP的工作电压为0．8至0．9伏，台积电透露了22nmULL的新规格，其工作电压为0．6伏，该版本将于2019年4月上市。

除技术规格外，代工厂的客户们还必须检查对一项工艺是否存在EDA工具和IP支持。由于有些代工厂在22nm上会提供比其它代工厂更多的EDA／IP支持，这让客户们的选择更加棘手了。

代工厂依赖第三方EDA工具。对于一项给定的工艺，代工厂开发了一些自己的IP，但它们也依赖于第三方IP。EDA供应商和IP技术的可选择范围很广。不过，台积电在22nm上开发的一个主要IP标志着它的22nm工艺可以用在嵌入式MRAM和电阻RAM器件上。

嵌入式存储器集成在微控制器（MCU）中。MCU使用NorFlash闪存用于嵌入式存储器应用，例如代码存储。

然而，NorFlash很难扩展到28nm以下，这就催生了MRAM和RRAM这样的下一代存储器技术。这些新的存储器类型既能达到SRAM的速度，又实现了闪存的非易失性以及无限的耐用性。

尽管如此，Microchip仍然计划将其名为SuperFlash的嵌入式闪存技术扩展至22nm。“当我们在28nm工艺上验证了SuperFlash技术，我们就将它迁移到FD－SOI和／或22nm技术上，”Microchip的子公司SiliconStorageTechnology（SST）营销总监VipinTiwari表示。“由于22nm是28nm的缩小节点，因此，只要SuperFlash在28nm上得到成功应用，它就很可能在22nm节点上找到用武之地。eMRAM和SuperFlash技术可以共存，具体取决于最终应用。”

另外，在第三方IP方面，Arm已经为台积电的22nm工艺开发了标准单元库、通用IO和存储器编译器等物理IP。

在EDA方面，大型EDA供应商也支持台积电的22nm技术。西门子子公司Mentor公司产品营销总监MichaelWhite说：“因为各个代工厂的22nm工艺在光刻的实现方式和能提供多少DFM支持上存

在细微差别，我们对它们的支持工具也有所不同。需要重点注意的是，由于22nm是一个新的节点变体，golden签核和后续工具可能始终存在滞后风险和质量差异。无晶圆厂客户希望使用行业golden签核工具，要么就要在流片时承担更高的风险。”

联电也在开发22nmbulkCMOS工艺。“联电现在正在为自家的22nm工艺确定最终版本的客户规格，我们预计将在2020年将22nm投产，”联华电子的Chen说。“和28nm工艺相比，22nm这个工艺节点对性能和功耗进行了优化，面积节约了10％左右，超低功耗，支持RF和毫米波。联华电子的22nm平台将成为一种经济高效的解决方案，拓展了平面型高k／金属栅极技术的应用领域，可用在移动（5G和其它无线标准）、物联网和汽车等行业。”

格罗方德是最早发力22nm工艺的晶圆厂。三年前，格罗方德推出了22nmFD－SOI技术，后来，三星也开始提供28nmFD－SOI，并正在研究18nm版本的FD－SOI工艺。

此外，格罗方德正在开发一种平面类型的12nmFD－SOI，预计将在2022年上市。通常来讲，22nm或18nmFD－SOI不会直接与16nm／14nm展开竞争，它们服务于不同的目标市场，基本上不会有所重叠。

FD－SOI使用一种专用的SOI晶圆，它在衬底中集成了一层薄薄的绝缘层（厚度在20nm到25nm之间），该绝缘层将晶体管和衬底相隔离，从而防止了器件中的漏电。

FD－SOI也是一种平面完全耗尽型架构。“这就在基本上消除了掺杂剂的随机波动，从而改善了匹配、漏电以及相应的亚阈值斜率。”格罗方德的Schaeffer说。

图3Bulk与FD－SOI

格罗方德的22nmFD－SOI技术被称为22FDX，它在通道中集成了高k／金属栅极和硅锗。与28nm相比，它的性能提高了30％，功耗降低了45％。这项技术已经于2017年初通过了生产资格验证。

最近，格罗方德为其22FDX工艺增加了更多功能。“这项工艺在sub－6GHzRF、毫米波、超低漏电、超低功耗方面都通过了验证。”Schaeffer说。

FD－SOI有两项特征很有吸引力－低功耗和体偏置。它可以在0．8v工作电压下实现910μA／μm（856μA／μm）的低功耗，工作电压可以降到0．4v。

“体偏置技术通过极化晶体管的背部栅极完全地动态控制晶体管的阈值电压（Vth），Vth是一个只能通过复杂的催化剂技术确定的参数，现在可以通过软件动态编程。”Soitec产品营销经理ManuelSellier说。“设计人员可以利用这个能力动态管理电路中的漏电，并有效补偿静态和动态变化（温度、电压和老化），它可以实现4－7倍的能效提升。”

FD－SOI还支持前向体偏置。根据意法半导体的说法，当衬底进行正向极化时，晶体管的开关速度可以更快。

但是，FD－SOI也有三个明显的缺陷－成本、生态系统和采用率。多年来，FD－SOI一直没有得到大规模应用，英特尔、台积电、联华电子等巨头从未使用过FD－SOI技术，它们声称bulkCMOS可以在更低的成本上制造高性能器件。比如，SOI晶圆的售价为每片370－400美元，而bulkCMOS晶圆的售价仅为每片100－120美元。

不过，FD－SOI可以降低掩膜数量，这可以在一定程度上补偿晶圆成本。根据IBS的数据，FD－SOI的掩膜数量为22－24个，而具有可比性的bulkCMOS工艺的掩膜步骤达27－29个。

FD－SOI也在缩小和bulkCMOS的综合差距。“我们现在正在考察bulkCMOS的限制，”IBS的Jones说。“22nmFD－SOI的晶体管成本比22nmHKMG（高k／金属栅极）高出不到5％，但是其功耗降低了30％－50％，这种功耗优势对可穿戴设备和物联网设备非常重要。”

尽管如此，FD－SOI社区在EDA／IP生态系统建设方面也落后于bulkCMOS。“22nmFD－SOI的IP生态系统当然也在加强，但22nmHKMGbulkCMOS的IP生态系统更加广泛。”Jones说。

局面也许正在转变，Cadence、Mentor和Synopsys已针对格罗方德的FD－SOI技术认证了各种EDA工具。

“FD－SOI有一些其它工艺很难集成的独特RF功能。”Mentor总裁兼首席执行官WallyRhines表示。

FD－SOI也有一些其它的优势。“尽管FinFET几乎没有静态泄露，但是还有动态功率指标，FD－SOI工艺的一个优点就体现在动态功率上。如果你可以将电压从1v降低到0．6v，功耗就会降低65％。FD－SOI在动态改变功率和性能平衡上具有一定优势。”Rhines说。

其它工艺选择

去年，英特尔推出了22nmFinFET技术的低功耗版本，但是英特尔自此就没了动静。不过，英特尔计划在即将举行的IEDM活动上，发表一篇关于22nm嵌入式MRAM技术的论文。

22nm工艺动静不断，但目前尚不清楚它的市场到底有多大，也很难预测哪种技术会占上风。判断22nm市场会否成长为28nm那样的体量，还是只是一个利基市场仍然为时过早。显然，每种技术都会找到自己的市场位置，但是肯定有些技术会脱颖而出，赢得更大的市场。