随着半导体行业的发展以及5G元年的到来， FPGA（Field Programmable Gate Array，现场可编程门阵列）俨然成为推动这两个产业发展的基础动力。依托大规模FPGA的ASIC验证平台以支持IC设计应用，成为各个IC设计企业升级产品实力的有力途径。
　　近日，科通芯城旗下服务于芯片产业的技术服务平台－－「硬蛋创新」联手国内领先的软件外包服务提供商，Newtouch新致软件，推出了基于基于赛灵思Virtex® UltraScale™ FPGA及Virtex® UltraScale＋™ FPGA 系列的超大规模ASIC验证平台。该平台目前已被国内多家IC设计公司所采用，以加速物联网应用进程和集成电路产业发展。
　　IC产业强劲增势引发验证平台市场激增
　　在国家政策和产业基金的推动下，与芯片制造分列产业上下游的IC设计面对5G， 人工智能、物联网等各种需求，顺势走向风口。据中国半导体行业协会发布数据显示，2020年中国集成电路设计产业销售额预计为3819．4亿元，比2019年的3084．9亿元同比增长23．8％。
　　然而，芯片设计正如建筑师建筑高楼大厦一样，在正式奠基动土之前，需要通过建模测试其大楼设计的结构强度、抗风防震、结构强度等各种参数一样，芯片和系统开发者也需要在流片或者大规模ASIC 量产前对设计进行严格的“原型验证”，看其是否能够满足实际应用场景需求。而兼具广泛应用验证且可重构的FPGA，就是传统上芯片验证的基础器件。
　　作为FPGA发明者和全球龙头企业赛灵思公司的中国本土代理商，科通芯城「硬蛋创新」高度关注IC 设计千亿蓝海市场背后的平台验证潜力，联合 Newtouch新致这一拥有20余年软件研发经验的IT解决方案与服务合作伙伴，面向激增的芯片验证需求成功开发了基于赛灵思FPGA的超大规模ASIC验证平台。
　　加速芯片设计应用进程
　　Newtouch超大规模ASIC验证平台第一代，基于赛灵思20nm Virtex® UltraScale™ VU440芯片，拥有高达48个GTH高速接口、456对I／O数，DDR4存储容量高达32GB。在设计上可实现单块VU440及多块VU440的自由系统组合，满足不同验证要求。截至目前，该平台已被上百家IC设计公司采用。
　　新一代验证平台NE－VU19P－LSI则搭载16nm工艺的Virtex® UltraScale™ XCVU19P芯片，拥有有史以来单颗芯片最高逻辑密度和最大I／O数量。面向ASIC原型验证及大规模SoC的开发时，可缩短芯片设计时间，加速芯片面世进程。Newtouch董事兼总经理陆嘉鋆先生表示，VU19P平台可兼容赛灵思官网各种接口小板，发挥了更大的通用性，为最高级的ASIC和SoC技术原型验证和仿真提供了有力的支撑，可应用于AI、5G、汽车等领域。赛灵思核心市场事业部（ CMG）销售总监沈超先生强烈推荐此平台，他说：“拥有更高I／O性能、灵活性和信号处理带宽的赛灵思 FPGA，在测试测量市场一直处于领导地位。随着IC集成度的持续提高，芯片设计验证面临越来越多的挑战，Newtouch新致基于赛灵思16nm全球最大逻辑容量UltraScale＋ VU19P的ASIC验证平台，可以通过灵活选用1片、2片或者4片VU19P不同组合，支持各种不同复杂度的IC验证，是解决各种验证难题的理想选择”。
　　在此过程中，科通芯城旗下「硬蛋创新」平台在芯片供货、技术支持上积极沟通、快速反应，提供了强大支撑。为助力中国IC设计，「硬蛋创新」与Newtouch新致华桑电子达成战略合作， 以推动该FPGA平台实现更广泛的应用。截至目前，此验证平台已被国内多家IC设计公司采用。
　　持续助力芯片产业升级
　　近年来，「硬蛋创新」不断加强芯片应用设计、营销服务，截至目前已服务全球50％以上的高端芯片供货商。
　　当前，随着我国5G基建进程加快，FPGA有望在通讯领域迎来新一波强增长动能。「硬蛋创新」正加足马力，不断加强自身芯片应用方案设计、芯片营销等服务能力。为了让聚焦芯片产业创新的初创型企业获得更长足的发展，在坪山科创局政策、基金引入、优化创新创业环境等多方位、深层次的扶持下，「硬蛋创新」于2019年在深圳坪山设立“坪山硬蛋创新空间孵化器”，其也是该区唯一一家专注于集成电路及人工智能方向的孵化平台。目前，已有近20家芯片相关的创新创业企业入驻。
　　未来，「硬蛋创新」将继续发挥其在芯片应用方案设计及营销等核心优势，携手多年来积累的上游超全球50％的高端芯片供应商以及下游数以万计的AIOT企业，持续为我国芯片产业及物联网发展注入强力支撑。