《电子技术应用》
您所在的位置:首页 > EDA与制造 > 业界动态 > 台积电3纳米今年试产!与5nm、7nm 100% IP 兼容!

台积电3纳米今年试产!与5nm、7nm 100% IP 兼容!

2021-01-07
来源:EETOP
关键词: 台积电 3纳米 FinFET

    晶圆代工龙头台积电位于南科的3 纳米新厂于去年11 月底上梁,缔造另一个先进制程里程碑。设备供应链近日透露,台积电3 纳米新厂规划在今年7~8 月开厂,相关供应商须在今年中以前备妥机台、准备进机,供应链透露,3 纳米于试产阶段(2021 下半年)即有约一个月2 万至3 万片,量产首年平均月产能约5.5 万片,到了2023 年以后,将达到10.5 万片。

  根据台积电先前表示,3 纳米预计2022 下半年量产,当年产能预估将超过60 万片12 吋晶圆。供应链透露,目前3 纳米准备离开RD 阶段、进入mini-line,一如往常,将由苹果抢下头香,台积电也火力全开大力支持。而AMD也有望随后跟上,且英特尔也有合作方案在进行。

  供应链亦透露,3 纳米制程将依循7 纳米(7 纳米、7 纳米加强版、6 纳米)、5 纳米(5 纳米、5 纳米加强版、4 纳米)的「家族模式」,客户在同一制程节点可沿用既有设计基础架构,达到100% 的IP 兼容,可加速产品创新及上市速度。目前台积电也在规划2.5 纳米(或称3+)制程,推估2023下半年量产。

  业界人士表示,3 纳米对台韩晶圆代工双雄来说是关键一役,两强战术大不相同。三星将直接采用GAA(环绕式闸极结构),而台积电3 纳米则选择沿用FINFET(鳍式场效应晶体管)架构,到了2 纳米才导入GAA技术为基础的MBCFET 架构,他认为,在既有架构上求突破,以减少制程变动,相对具备成本效益。

  他进一步指出,3 纳米虽然沿用FINFET,但技术层次、投资金额均较过去高出许多,挑战也不小,因此台积电在产能规划也比5纳米更为积极,除反映出大客户需求旺盛外,也希望客户可以在3 纳米世代停留久一些,为下一代2 纳米做好充足准备。

  此外管竞争对手三星在努力完善流程,试图追赶台积电,但鉴于目前台积电已经很好的掌握了EUV并取得了良好的进展,这种趋势在可预见的未来不太可能改变。(参考阅读:同样的EUV光刻机,为什么只有台积电能实现高量产?独门绝技:一万片晶圆落尘数只有几颗!)

  业内消息人士指出,台积电目前提供的5nm制程之后的大规模制程的生产路线图被认为如下:(注:在5nm +和3nm之间,计划插入4nm工艺,作为第三代5nm工艺,但是批量生产时间未知。)

  5nm:2020年开始量产(在台南最先进的“ Fab 18”工厂生产)

  5nm+:计划于2021年开始批量生产

  3nm:计划于2022年开始批量生产(台南工厂建成,设备于2021年投入生产,风险生产计划开始)

  3nm+:计划于2023年开始批量生产

  2nm:计划于2024年开始批量生产(工艺开发,新竹工厂建设,风险生产计划于2023年开始)

  1nm:正在研发中(在新竹总部附近,一个名为“ TSMC的贝尔实验室”的大型研发中心正在建设中。)

  

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。