西门子数字化工业软件日前宣布推出下一代 Veloce™ 硬件辅助验证系统，可以快速验证高度复杂的下一代集成电路（IC）设计。该系统是业内首个完整的集成式解决方案，将一流的虚拟平台、硬件仿真和 FPGA 原型验证技术融于一身，为应用硬件辅助验证的新方法奠定了坚实基础。

Veloce 硬件辅助验证系统中的新产品包括：

·         用于虚拟平台/软件激活验证的 Veloce HYCON（HYbrid CONfigurable）。Veloce HYCON 提供了一种创新技术，能够帮助客户为其下一代 SoC（System-on-Chip）设计和部署复杂的混合仿真系统。

·         Veloce Strato+ — Veloce Strato 硬件仿真器的容量升级版本。凭借可扩展至 150 亿门电路的领先能力，Veloce Strato+ 不仅具备业内最高的总处理容量，同时能够将其与最快的协同模型带宽和可见性速度相结合，发挥最大功用。

·         Veloce Primo 企业级 FPGA 原型验证系统。这是一款自主研发的企业原型设计解决方案，其结合了业界领先的运行性能与快速的原型起动。

·         Veloce proFPGA 桌面 FPGA 原型验证系统。Veloce proFPGA 系列产品采用模块化的容量方案，可以根据不同的容量需求提供相应的可扩展性。­

此次发布的系统高度集成，为硬件辅助验证方法的发展方向设立了新标准。该系统可以简化并优化验证周期，同时能够降低验证成本，以此将硬件、软件和系统验证的智能数字化提至更高水平。

这种无缝管理验证周期方法强调在验证周期的早期阶段去运行市场特定的实际工作负载、框架和基准测试，以进行功耗和性能分析。通过这样的方式，客户可以在开发初期构建虚拟的 SoC 模型并进行整合，在 Veloce Strato+ 上运行实际的固件和软件，从而深入了解硬件的最低层。随后，客户可以将相同的设计转移到 Veloce Primo 中，以更接近实际系统的速度运行，藉此验证软件/硬件接口并执行应用程序级软件。为了使这种方法尽可能高效，Veloce Strato+ 和 Veloce Primo 使用相同的 RTL、相同的虚拟验证环境、相同的交易器（transactor）和模型，能够最大限度地重用验证材料、环境和测试内容，进而为无缝方法的实施提供必要基础。

Siemens EDA 高级副总裁兼总经理 Ravi Subramanian 表示：“随着我们进入新的半导体景气周期，以软件为中心的 SoC 设计带来了功能性验证系统的根本改变，以满足更高需求。下一代 Veloce 系统应运而生，这是西门子不断投资、专注于客户需求的直接成果，现在我们可以为客户提供一个完整的集成系统，为未来十年制定了清晰的技术路线图。此次产品的发布标志着我们正在建立新的系统标准，使其能够满足计算、存储、人工智能/机器学习、5G、网络和汽车等不同行业的验证要求。”

Veloce 硬件辅助验证系统得到扩展的关键所在

芯片、系统和软件设计方面的创新，使得 Veloce Strato+ 实现了 2017 年推出 Veloce Strato 平台时发布的容量路线图。由于全新专有的 2.5D 芯片 — Crystal 3+ 的创新设计与制造，使系统容量比之前的 Veloce Strato 系统提高了 1.5 倍。这一创新使 Veloce Strato+ 能够以 150 亿门电路的容量占据仿真市场的领先地位，这是当今市场上最高的有效容量，现已被多家 Veloce Strato+ 客户采用。

AMD 企业院士兼方法架构师 Alex Starr 表示：“AMD 在晶片验证和确认解决方案中采用了 Veloce 仿真平台。我们开发的高性能设计需要使用可扩展、可靠、创新的仿真解决方案，我们十分高兴能够与西门子合作，在 AMD 率先部署大容量 Veloce Strato+ 系统。此外，我们也非常高兴看到我们第二代和第三代 AMD EPYC™ 处理器可以用于 Veloce Strato 和 Veloce Strato+ 平台。这两个处理器系列的高性能可以为 Veloce 生态系统及包括 AMD 在内的客户带来更高的设计生产力。”

Veloce Strato 系统还增加了 AMD EPYC™ 7003 系列作为合资格处理器，这些新处理器可以作为 Veloce Strato 系统的运行主机和协同模型主机。

Veloce Primo 和 Veloce proFPGA 是目前业界最强大、最通用的 FPGA 原型解决方案。企业级 FPGA 原型系统 Veloce Primo 可提供出色的性能，容量能够扩展至 320 个 FPGA，并在软件工作负载、设计模型和前端编译技术方面，采用与 Veloce Strato 一致的工作模型。这种硬件仿真和原型验证之间的基本一致性将有助于降低验证成本，通过使用正确工具将仿真和原型验证彼此互补，可在最短的周期内获得最佳结果。Veloce Primo 还支持虚拟（仿真卸载）和 ICE（In-Circuit Emulation）使用模型，可在两种模式下保持准确的时钟比率，实现最高性能。

Arm 设计服务高级总监 Tran Nguyen 表示：“各行各业不断增长的计算需求意味着更短的上市时间，西门子的 Veloce Primo 企业级 FPGA 原型解决方案能够帮助 Arm 迅速解决设计问题，并实现验证目标，使我们的生态系统可以开发出基于 Arm 的高质量 SoC，从而加速创新步伐。”

赛灵思核心垂直市场高级总监 Hanneke Krekels 表示：“我们很高兴看到西门子为 FPGA 原型验证市场推出 Veloce Primo。赛灵思与西门子建立了长期的客户与合作伙伴关系，我们业界领先的 Virtex UltraScale+ VU19P 最新设备可以助力西门子的这款新产品组合实现优秀的可扩展性和容量。”

西门子同时与 Pro Design 签订了一项 OEM 协议，使 Veloce proFPGA 为 Veloce 硬件辅助验证系统提供了世界一流的成熟桌面平台。Veloce proFPGA 系列产品采用模块化的容量方案，可采用 Intel Stratix 10 GX 10M 和 Virtex UltraScale+ VU19P 的高端 FPGA，满足从 4000 万门到 8 亿门的多种容量扩展需求。

Pro Design 首席执行官 Gunnar Scholl 表示：“proFPGA 系列的先进技术可为当今的人工智能/机器学习、5G 和数据中心 ASIC 设计的验证工作带来诸多优势。我们对于 FPGA 桌面原型设计市场的经验、见解和策略正在获得认可，我们期待此次与西门子的合作能够加速双方在这一领域的市场渗透。”

供应情况

全套 Veloce 硬件辅助验证系统现已上市，目前已被全球的领先客户广泛使用。