高吞吐率低时延图像DCT处理器设计
2021年电子技术应用第9期
刘思军1，2，秦明伟1，刘多强1，2
1.西南科技大学 信息工程学院，四川 绵阳621010；2.中国直升机设计研究所，江西 景德镇333000
摘要： 针对高分辨率、高帧率图像实时压缩问题，设计了一种应用于高速图像JPEG压缩编码系统的离散余弦变换(DCT)处理器。设计的DCT处理器基于Virtex-7系列FPGA，充分利用并行和流水线处理技术，采用基于蝶形流图结构的行列分解算法，实现了快速二维离散余弦变换(2D-DCT)。为了提高数据吞吐率，设计了双核DCT处理单元，可同时处理16个像素，从整体上提高处理速度和降低时延。板级测试表明，高速图像DCT处理器数据计算结果正确，在200 MHz系统时钟下，吞吐率高达3 GB/s，此时平均每帧图像处理时间不超过10 ms，实现了高速图像的实时处理。
中图分类号： TN911；TP335
文献标识码： A
DOI：10.16157/j.issn.0258-7998.200814
中文引用格式： 刘思军，秦明伟，刘多强. 高吞吐率低时延图像DCT处理器设计[J].电子技术应用，2021，47(9)：69-74.
英文引用格式： Liu Sijun，Qin Mingwei，Liu Duoqiang. Design of high throughput rate low latency image DCT processor[J]. Application of Electronic Technique，2021，47(9)：69-74.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.200814
中文引用格式： 刘思军，秦明伟，刘多强. 高吞吐率低时延图像DCT处理器设计[J].电子技术应用，2021，47(9)：69-74.
英文引用格式： Liu Sijun，Qin Mingwei，Liu Duoqiang. Design of high throughput rate low latency image DCT processor[J]. Application of Electronic Technique，2021，47(9)：69-74.
Design of high throughput rate low latency image DCT processor
Liu Sijun1，2，Qin Mingwei1，Liu Duoqiang1，2
1.School of Information Engineering，Southwest University of Science and Technology，Mianyang 621010，China； 2.China Helicopter Design and Research Institute，Jingdezhen 333000，China
Abstract： Aiming at the high-resolution and high-frame rate image real-time compression problem, a discrete cosine transform processor for high-speed image JPEG compression coding system was designed. The designed discrete cosine transform(DCT) processor is based on the Virtex-7 series FPGA, which makes full use of parallel and pipeline processing technology, and implements a fast two-dimensional discrete cosine transform(2D-DCT) by using a matrix-like decomposition algorithm based on the butterfly flow graph structure. In order to improve the data throughput rate, a dual-core DCT unit is designed to process 16 pixels at the same time, which improves the processing speed and reduces the delay as a whole. The board test shows that the calculation results of high-speed image DCT processor are correct. Under the 200 MHz system clock, the throughput rate is up to 3 GB/s, and the average image processing time per frame is no more than 10 ms, realizing the real-time processing of high-speed images.
Key words : image compression；discrete cosine transform(DCT)；FPGA；parallel pipeline structure；high throughput
0 引言
DCT变换运算量大，是图像处理中计算复杂、耗时长的运算单元。目前学界提出了两种快速DCT变换算法：一类是寻求类似于FFT的蝶形算法来计算DCT[1]，另一类是根据DCT变换的规律寻求快速算法[2]。在第二类算法中，最常用的快速算法是行列分解法，该算法最初由Chen等人提出[3]。典型的图像DCT处理器的输入端采用串行输入机制，在进行DCT变换前进行串并转换[4]，吞吐率不高，耗时长，实时性差，无法应用于高分辨率、高帧率视觉测量场景。
针对高速大容量图象的处理，马林[5]等人针对2 048×2 048像素、帧频为150 f/s的高速图像数据设计了存储与实时显示系统，便于延长记录时间和显示；杨志勇[6]等人针对星载图像高速大容量存储的文件化坏块管理进行了设计。本文从图像压缩变换角度延长记录时间和节省数据存储空间，针对高速风洞试验中视觉测量设备产生的分辨率可达5 120像素×5 120像素、帧率达80 f/s以上的高分辨率、高帧率海量图像数据的实时压缩问题，研究设计了一种应用于高速图像JPEG压缩编码的高吞吐率、低延时的DCT处理器。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003749。
作者信息：
刘思军1，2，秦明伟1，刘多强1，2
(1.西南科技大学 信息工程学院，四川 绵阳621010；2.中国直升机设计研究所，江西 景德镇333000)
此内容为AET网站原创，未经授权禁止转载。