高速大容量DDR微系统过孔串扰研究
2021年电子技术应用第11期
张景辉，曾燕萍，王梦雅，周倩蓉，闫传荣
中国电子科技集团公司第五十八研究所，江苏 无锡214072
摘要： 随着高速数字微系统中DDR总线信号传输速率与系统集成度的不断提高，过孔串扰问题成为影响系统信号完整性的不可忽视的因素之一。基于电磁耦合理论，通过建模仿真方法量化分析了过孔串扰的主要影响因素以及串扰噪声对信号质量的影响，在此基础上提出了过孔设计的主要原则以及减小串扰噪声的优化设计方法；介绍了一种正反面腔体结构系统级封装的信号处理微系统基板，结合JEDEC标准对DDR3总线进行了仿真分析与评估，通过以上方法优化过孔串扰大大改善了DDR总线的信号完整性，验证了该方法的正确性与有效性。
中图分类号： TN405.97
文献标识码： A
DOI：10.16157/j.issn.0258-7998.211356
中文引用格式： 张景辉，曾燕萍，王梦雅，等. 高速大容量DDR微系统过孔串扰研究[J].电子技术应用，2021，47(11)：100-104.
英文引用格式： Zhang Jinghui，Zeng Yanping，Wang Mengya，et al. Research on via crosstalk in high speed and large capacity DDR microsystems[J]. Application of Electronic Technique，2021，47(11)：100-104.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.211356
中文引用格式： 张景辉，曾燕萍，王梦雅，等. 高速大容量DDR微系统过孔串扰研究[J].电子技术应用，2021，47(11)：100-104.
英文引用格式： Zhang Jinghui，Zeng Yanping，Wang Mengya，et al. Research on via crosstalk in high speed and large capacity DDR microsystems[J]. Application of Electronic Technique，2021，47(11)：100-104.
Research on via crosstalk in high speed and large capacity DDR microsystems
Zhang Jinghui，Zeng Yanping，Wang Mengya，Zhou Qianrong，Yan Chuanrong
China Electronics Technology Group Corporation No.58 Research Institute，Wuxi 214072，China
Abstract： With the rapid increase of signal transmission rate and integration in high speed and large capacity digital microsystems, the influence of via crosstalk on signal integrity is becoming more and more prominent. Based on electromagnetic coupling theory, factors on via crosstalk and the influence of crosstalk noise on signal integrity are simulated and analyzed quantitatively by establishing simulation models. And some principles of via design and measures to decrease crosstalk noise are proposed. DDR3 bus in a microsystem in SiP(System in Package) technology, in which DDR units are mounted on both faces, is simulated and analyzed based on JEDEC DDR3 standard. Signal integrity of DDR bus is improved distinctly by reducing via crosstalk in a proper and effective measure proposed in this paper.
Key words : via crosstalk；microsystem；DDR；signal integrity
0 引言
采用并行传输技术的双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory，DDR SDRAM)是现代高速数字系统的主流应用，主控芯片与DDR存储器之间互联结构的信号完整性是保证整个系统运行的关键。DDR拓扑的走线方式、阻抗匹配、端接方式、传输线的反射与串扰等问题是决定DDRx并行总线信号完整性的关键因素，也是系统设计研究的重点[1-3]。
随着现代数字系统数据传输速率越来越高，系统布线越来越密集，信号之间的串扰问题越来越突出[1]。对于信号串扰的研究主要集中在连接器、芯片封装与近间距的平行走线之间，过孔间的串扰问题是容易被忽略的因素。然而，对于采用系统级封装(System in Package，SiP)[4-5]的高速大容量DDR微系统来说，系统集成度进一步提高，高速多层过孔普遍存在，造成过孔Z方向长度远大于水平方向的间距，过孔串扰成为不可忽视的问题。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003836。
作者信息：
张景辉，曾燕萍，王梦雅，周倩蓉，闫传荣
(中国电子科技集团公司第五十八研究所，江苏 无锡214072)
此内容为AET网站原创，未经授权禁止转载。