《电子技术应用》
您所在的位置：首页 > 可编程逻辑 > 设计应用 > 基于ATE的千级数量管脚FPGA多芯片同测技术
基于ATE的千级数量管脚FPGA多芯片同测技术
电子技术应用
秦立君，余永涛，罗军，李军求，庞水全
工业和信息化部电子第五研究所
摘要： 随着超大规模FPGA芯片技术发展，芯片管脚数量提升到1 000以上，如何实现超大规模多引脚FPGA芯片高效测试成为ATE在线测试难点。针对一款千级数量管脚超大规模的FPGA芯片，基于FPGA的可编程特性，采用多芯片有效pin功能并行测试和单芯片全pin电性能参数测试相结合的方法进行ATE测试，实现了千级数量管脚FPGA芯片的4芯片同测，测试效率提升3倍多。
中图分类号：TN47 文献标志码：A DOI: 10.16157/j.issn.0258-7998.234780
中文引用格式： 秦立君，余永涛，罗军，等. 基于ATE的千级数量管脚FPGA多芯片同测技术[J]. 电子技术应用，2024，50(7)：51-54.
英文引用格式： Qin Lijun，Yu Yongtao，Luo Jun，et al. Research on multi-chip simultaneous testing method for field programmable gate arrays[J]. Application of Electronic Technique，2024，50(7)：51-54.
Research on multi-chip simultaneous testing method for field programmable gate arrays
Qin Lijun，Yu Yongtao，Luo Jun，Li Junqiu，Pang Shuiquan
The Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Abstract： With the development of ultra-large scale FPGA chip technology, the number of chip pins has increased to over 1 000. How to achieve efficient testing of ultra-large scale multi-pin FPGA chips has become a challenge for ATE online testing. For a large-scale FPGA chip with thousands of pins, based on the programmable characteristics of FPGA, ATE testing was carried out using a combination of multi-chip effective pin function parallel testing and single chip full pin electrical performance parameter testing, achieving 4-chip simultaneous testing of thousands of pin FPGA chips, and improving testing efficiency by more than three times.
Key words : field programmable gate array；auto test equipment；multi-chip simultaneous testing；pattern testing

引言

现场可编程门阵列（Field Programmable Gate Array，FPGA）具有逻辑密度高、可重复配置、在线编程等优点[1]。伴随半导体制造工艺技术的不断进步，FPGA向着高速、大容量、高密度、多功能的方向快速发展，内部资源规模达到千万门级甚至亿门级，芯片管脚数量从几百提升到1 000 pin以上。

芯片测试是保证FPGA产品质量的重要途径，随着FPGA芯片集成规模不断增大，芯片管脚数量越来越多[2]。同时随着国产FPGA芯片市场规模和应用需求的增加，单一型号量产规模已达到几万到几十万片，芯片量产测试需求量激增，对FPGA的高效快速测试提出了需求[3-4]。

基于自动化测试系统(Auto Test Equipment，ATE)的多芯片同测技术是实现高效快速测试的有效手段，目前，王晔等提出一种片上系统（System on Chip，SoC）的并行测试方法，对SoC芯片并行测试技术进行了研究[5]；刘媛媛、陈真等对基于ATE的微控制单元（Microcontroller Unit，MCU）芯片并行测试技术开展了研究分析[6-8]；唐彩彬等设计了8site电源芯片的测试电路外围，实现了对晶圆进行8Die并行测试[9]。但以上研究的技术不适用于FPGA的测试，主要由于目前大规模先进FPGA芯片管脚数达到1 000 pin以上，芯片的测试需求量大，而现有集成电路ATE测试机台通道数一般不超过2 000。ATE测试系统由于测试通道资源的限制，对于千级数量管脚的FPGA芯片，现有ATE测试机台只能进行单芯片测试。因此，对于大规模千级数量管脚FPGA芯片，存在芯片测试时间长、测试成本高和测试效率低的问题，严重影响量产芯片的规模测试[10]。

本文针对千级数量管脚超大规模的FPGA芯片，提出了一种FPGA单芯片全 pin 测试和4 芯片有效pin 同测的方法，基于FPGA的可编程特性，形成了基于ATE的千级数量管脚FPGA多芯片同测技术。


本文详细内容请下载：

http://www.chinaaet.com/resource/share/2000006070


作者信息：

秦立君，余永涛，罗军，李军求，庞水全

（工业和信息化部电子第五研究所，广东 广州510610）


Magazine.Subscription.jpg

此内容为AET网站原创，未经授权禁止转载。

相关内容